Mix of blocking and non-blocking assignments to variable <en> is not a recommended coding practice.

最新推荐文章于 2020-12-09 10:09:04 发布
最新推荐文章于 2020-12-09 10:09:04 发布
阅读量1.1w 收藏 3
点赞数 3
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/merisc/article/details/16997515
版权

是reg类型的“变量”

在使用时应该使用符号“<=”而不是 “=”

如：

reg s;

always @(*)

      s = 1'b1;

这里应该使用 <=，即   s <= 1'b1;

编译报错ERROR(EX3903):mixed blocking and non-blocking assignment on ‘out_64‘ is not supported...
weixin_42499230的博客
01-06 86
编译报错ERROR(EX3903):mixed blocking and non-blocking assignment on ‘out_64‘ is not supported...
ISE 错误总结 （不定时更新）
ahuaachi的博客
04-27 1万+
学习当中遇到的一些总结，4,5,6是参考的大神的博客的解决办法：1.ERROR:HDLCompiler:1511 - "D:\ise ex\crc\crc_test\crc_test.v" Line 82: Mix of blocking and non-blocking assignments to variable &lt;crc_end&gt; is not a recommended ...
ISE错误：“Cannot mix blocking and non blocking assignments on signal ”
彬彬有礼的专栏
11-11 2万+
环境：ISE 10.1 语言：verilog HDL   出现的错误如下：  ERROR:Xst:880 - "mst_pulse_calculation.v" line 124: Cannot mix blocking and non blocking assignments on signal . ERROR:Xst:880 - "mst_pulse_calculation.v" li
阻塞与非阻塞赋值
华清远见 | 程序员的学习天堂
07-06 2068
作者：李秋凤，华清远见嵌入式学院讲师。稍微接触过Verilog HDL的都对阻塞与非阻塞赋值略知一二，也是我们经常强调的重点之一，在课堂上还是有学员问什么不一样呢，为什么我用阻塞赋值也能得出正确的结果呢？在编写可综合代码的时候，建议大家不要忘了打开RTL网表查看器看看我们自己综合出来的电路是不是自己想要的逻辑。我就阻塞与非阻塞赋值这个问题详细说明一下。1、连续赋值连续赋值语句的
ISE verilog 综合错误提示：ERROR:Xst:880 - "Johnson_source.v" line 45: Cannot mix blocking and non blocking
wangkeyen的专栏
11-19 3683
FPGA Cannot mix blocking and non blocking assignments on signal
Node.js(译) Overview of Blocking vs Non-Blocking
weixin_33928467的博客
01-13 92
Overview of Blocking vs Non-Blocking 这篇文章主要内容为node.js中阻塞和非阻塞的区别。其中，eventloop和libuv会被引用到，不过并不需要你之前就了解过这些知识。我们假设本文的读者至少对Javascript和node.js回调设计模式要有基本的理解和掌握。 `I/O`在本文中主要指的是由`...
Verilog HDL 学习笔记2-blocking and non-blocking assignment
LNAmp的专栏
05-06 2630
2013年5月6日 10:42:38 Verilog HDL 学习笔记2-blocking and non-blocking assignment ---学习贵在总结，将学习的心得体会记录 　　在学习verilog的过程中，碰到的第一块绊脚石就是data type中wire 和reg的使用，第二块就是blocking 和non-blocking assignment 的区别和使用。现将学习过
hdl_coding_style.rar_HDL coding style_coding style_hdl_hdl codin
09-24
7. **避免使用非阻塞赋值（non-blocking assignments, <=）和阻塞赋值（blocking assignments, =）的混淆**：理解何时使用两者，并确保它们在正确的上下文中使用。 8. **错误处理**：考虑异常情况和边界条件，为...
主要讲verilog可综合性的coding style，还不错
07-15
一个良好的可综合性编程风格（coding style）对于硬件工程师来说至关重要，因为它直接关系到综合结果的正确性、效率以及最终产品的性能。 可综合性编程风格中一个非常重要的方面是关于阻塞赋值（blocking ...
【论文阅读笔记】NeurIPS2020文章列表Part1
热门推荐
zincrain的博客
12-09 2万+
A graph similarity for deep learning An Unsupervised Information-Theoretic Perceptual Quality Metric Self-Supervised MultiModal Versatile Networks Benchmarking Deep Inverse Models over time, and the Neural-Adjoint method Off-Policy Evaluation and Learning.
ISE错误总结
little_ox的博客
11-11 6872
map编译失败 1、"ERROR:Place:864 - Incompatible IOB’s are locked to the same bank" 网友解决方法：地址链接 （1）于是去查引脚配置，发现 也就是说，在bank=15的这组IO里面，我既选了LVAMOS18，又选了33*，而它俩分别是不同的电平，具体各自是多少我不知道，反正，同一个bank组的IO只能用同一个电平，所以这里我把CMOS18改成33*，就消除了这个error。 （2）在qingdaofashu程序里，并没有报错，搜索了很多
Verilog之blocking（阻塞） & nonblocking（非阻塞） assignments（赋值）
隔壁old余的博客
04-28 4548
Verilog中的阻塞与非阻塞赋值是一对十分难理解的概念，没有之一！本文展开说明，望解开难理解之谜。 1、阻塞赋值，很明显，具有阻塞之意，即在always块中，它要阻值其他语句的进行（在阻塞赋值语句LHS的赋值完成之前），然后才接着执行其他语句。而阻塞赋值本身，RHS的计算和LHS的赋值是同时完成的。整体是分前后顺序的，但内部是同时进行的。（整体是指每一条阻塞赋值语句本身，内部是指RHS的计算和...
Java - Remove “Variable”, keep assignments with side effects
永远的北极光
03-17 1887
错误描述：值对象（VO）中定义了某个对象的属性，并提供了getter、setter 方法，getter 方法末尾一定要使用到该对象属性，否则，编译器提示：Remove “xxx”, keep assignments with side effects.错误示例：private String test; public String getTest() { return type;//getTes...
阶乘的精确值！
潇笙
12-02 885
1000！ 约等于 4*10e2567 所以说，是无法用甚至double long来存储。 这里可以用一个长度为3000的数组来存储，一个存一位，轻松存储。 数组的[0]存最低位，大数的存开头，因为这样可以避免进位时出错（如果[0]存高位就无法进位了）。 #include #include int main() { int i,j,n; int maxn = 3000; int f
计算机视觉_图像处理_深度学习_机器学习_人工智能_pybind11_OpenCV_numpy_C_Python_跨语言交互_数据转换_矩阵运算_图像分析_算法实现_高性能计算_科学计算_数值.zip
最新发布
05-31
计算机视觉_图像处理_深度学习_机器学习_人工智能_pybind11_OpenCV_numpy_C_Python_跨语言交互_数据转换_矩阵运算_图像分析_算法实现_高性能计算_科学计算_数值.zip
PDS报错Cannot mix blocking and non-blocking assignments to variable read_en
03-19
<think>好的，我现在要解决用户遇到的PDS报错：“Cannot mix blocking and non-blocking assignments to variable read_en”。这个问题出现在Verilog或SystemVerilog代码中，通常是因为在同一个always块中对同一个变量同时使用了阻塞赋值（=）和非阻塞赋值（<=）。我需要一步步分析可能的原因，然后给出解决方法。 首先，我应该回忆Verilog中阻塞和非阻塞赋值的区别。阻塞赋值是按顺序执行的，而非阻塞赋值是在块结束时并行更新的。如果在同一个always块中对同一变量混合使用这两种赋值方式，会导致仿真和综合工具无法确定正确的执行顺序，从而报错。 接下来，用户可能需要了解具体的代码示例。比如，用户可能在同一个always块中写了类似以下代码： always @(posedge clk) begin if (condition) begin read_en = 1'b1; // 阻塞赋值 end else begin read_en <= 1'b0; // 非阻塞赋值 end end 这里read_en在同一块中同时用了=和<=，导致冲突。 接下来，我需要解释为什么不能混用。阻塞赋值会立即更新变量，而非阻塞赋值则在块结束后更新。混用会导致仿真结果不确定，尤其在时序逻辑中，可能引起竞争条件，使得设计行为不可预测。 然后，解决方案应该是统一赋值方式。如果是组合逻辑，应该全部使用阻塞赋值；如果是时序逻辑（如时钟触发的always块），应该统一使用非阻塞赋值。例如，用户需要检查所有对read_en的赋值，确保在同一个always块中只用一种方式。 可能还需要检查是否有多个always块对同一变量进行赋值。比如，一个always块用阻塞，另一个用非阻塞，这种情况下即使分开块，但同一变量被不同块赋值也可能导致问题。不过根据报错信息，更可能是在同一块中混用。 另外，可能的其他情况是，在同一个块中不同的分支用了不同的赋值方式，比如if和else部分分别用了阻塞和非阻塞。需要统一修改为同一种。 最后，用户可能需要一个修改后的正确示例，比如将上述例子中的阻塞赋值改为非阻塞： always @(posedge clk) begin if (condition) begin read_en <= 1'b1; // 非阻塞 end else begin read_en <= 1'b0; // 非阻塞 end end 或者，如果是组合逻辑，使用阻塞赋值： always @(*) begin if (condition) begin read_en = 1'b1; // 阻塞 end else begin read_en = 1'b0; // 阻塞 end end 同时提醒用户，组合逻辑必须覆盖所有条件，避免锁存器生成。 总结步骤：定位所有对read_en的赋值，检查是否在同一块中混用，统一修改为同一种赋值方式，确保组合或时序逻辑的正确使用。</think>在Verilog/SystemVerilog设计中，出现`Cannot mix blocking and non-blocking assignments to variable read_en`报错，表示对同一个变量`read_en`同时使用了阻塞赋值（`=`）和非阻塞赋值（`<=`）。以下是逐步分析和解决方法： --- ### **步骤1：理解报错原因** - **阻塞赋值（`=`）**：立即生效，常用于组合逻辑（如`always @(*)`）。 - **非阻塞赋值（`<=`）**：在代码块结束时更新，用于时序逻辑（如`always @(posedge clk)`）。 - **冲突场景**：在同一个`always`块中对`read_en`混用了`=`和`<=`，导致仿真和综合工具无法确定赋值顺序。 --- ### **步骤2：定位问题代码** 检查所有对`read_en`赋值的`always`块。典型错误示例如下： ```verilog // 错误示例：混合赋值 always @(posedge clk) begin if (reset) read_en = 1'b0; // 阻塞赋值（错误！） else if (condition) read_en <= 1'b1; // 非阻塞赋值（正确） end ``` --- ### **步骤3：统一赋值方式** 根据逻辑类型选择一致的赋值规则： #### **情况1：时序逻辑（时钟驱动）** - **全部使用非阻塞赋值**（`<=`） ```verilog // 正确示例：统一非阻塞赋值 always @(posedge clk) begin if (reset) read_en <= 1'b0; // 非阻塞 else if (condition) read_en <= 1'b1; // 非阻塞 end ``` #### **情况2：组合逻辑（无时钟）** - **全部使用阻塞赋值**（`=`），并确保覆盖所有分支 ```verilog // 正确示例：统一阻塞赋值 always @(*) begin if (reset) read_en = 1'b0; // 阻塞 else if (condition) read_en = 1'b1; // 阻塞 else read_en = 1'b0; // 覆盖默认情况 end ``` --- ### **步骤4：检查多always块冲突** 确保`read_en`没有在其他`always`块中被不同赋值方式操作： ```verilog // 错误示例：多always块混合赋值 always @(posedge clk) begin read_en <= new_value; // 非阻塞 end always @(*) begin read_en = another_value; // 阻塞（冲突！） end ``` - **解决方法**：一个变量只能在一个`always`块中赋值，或统一所有赋值方式。 --- ### **总结** 1. **时序逻辑**：统一使用`<=`。 2. **组合逻辑**：统一使用`=`，并覆盖所有条件分支。 3. **禁止跨always块混用**：同一变量不可在多个块中以不同方式赋值。 通过以上步骤，可彻底解决混合赋值导致的PDS报错问题。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

信知阁

您的鼓励将是我创作的最大动力！

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值