Allegro在PCB中区域规则设置方法

最新推荐文章于 2025-02-12 16:31:11 发布
最新推荐文章于 2025-02-12 16:31:11 发布
阅读量3.3k 收藏 12
点赞数 1
分类专栏： Cadence
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/u010614434/article/details/105612413
版权
本文介绍了如何在Allegro中对PCB的特定区域设置特殊规则，以达到类似Altium Designer中针对封装或器件的约束效果。通过选择Constraint Region的Top子类，绘制矩形区域，并在CM约束管理器中定义区域规则，实现定制化的设计要求。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

本方法适用于Allegro对PCB中某区域进行特殊规则设置，类似于Altium Designer中对某具体封装或器件进行特殊规则设置约束；
我在Allegro中没找到怎么对具体封装或器件进行特殊规则限制，只能使用该方法代替了，有知道的小伙伴欢迎留言评论，共同学习进步！！

  1. Option中选择Constraint Region类中的Top子类；
    在这里插入图片描述
  2. 然后选择Shape - Rectangular（其它形状选择对应的图形绘制即可），框选需要特殊设置的区域，在Option中定义区域名称，如下图；
    在这里插入图片描述
    在这里插入图片描述
  3. 在CM约束管理器的Physical中定义适用于该区域的规则，最后在Physical的Region中为该区域设置规则即可，如图：
    在这里插入图片描述
    在这里插入图片描述
最低0.47元/天 解锁文章
cadence allegro16.6学习笔记-区域约束规则的设置
qq_33586785的博客
08-07 3907
在学习于博士的视频课程时，由于博士使用的是15.5版本，与16.6的版本有出入，结合网络上的资料，整理出16.6版本的区域规则设置方法。
Allegro16.6约束规则设置详解-SCC
05-19
在电子设计自动化（EDA...以上是Allegro16.6中约束规则设置的主要内容，这些规则的精细调整有助于确保PCB设计的电气性能、信号完整性和热稳定性。通过熟练掌握这些设置，设计师能够创建高效、高质量的电路板设计方案。
pcb布线规则和技巧之Allegro设置Cline到Shape按照区域规则避让操作指导
11-16
pcb布线规则和技巧之Allegro设置Cline到Shape按照区域规则避让操作指导
Allegro PCB Editor 规则设计
最新发布
weixin_64468248的博客
02-12 1099
Allegro PCB 规则设计非常繁杂，本文详细记录了整个设置流程。
allegro PCB规则
m0_63584051的博客
04-22 1031
allegro PCB规则
Allegro添加区域规则
m0_72065741的博客
06-07 1819
当芯片的引脚间距很小，比设置的规则线距小时，拉线就会报错，此时需要添加区域规则去避免这种报错。
allegro设置区域规则
集成电路设计那些事儿
01-05 1万+
有时候，有些BGA下方走线，线宽要求很细，但出了BGA后，通常为了适配阻抗匹配要求，又得变粗，这样，就得需要在BGA下方走特定线宽的线，出了BGA走另一个特定线宽的线。 以下图为例：可以看出，1/2位置处的线宽是不一样的。 根据阻抗匹配的要求，2 地方的线宽可能要是7.6mil，如下表所示，而BGA下方走线要求线宽统一是4mil，这样，通过设置区域规则，就能一劳永逸的解决该问题。 下面是步骤：...
Allegro创建区域规则
weixin_40305633的博客
12-16 3587
以一个EMMC为例，当IC的的焊盘间距，满足不了使用的线宽，同时在物理规则里面，Neck模式的线宽仍旧无法满足走线，此时可以通过创建区域规则，来进行走线； 1.在物理规则的下拉栏中，Region点开，在右侧栏中右键创建区域规则，并填写走线宽度； 2.在间距规则里面，填写间距规则； 注意： 1.间距规则要在对应的Region区域填写； 2.创建的区域规则一般只对IC的表贴焊盘有限制，所以在Line TO这栏中，只需要填写SMD Pin 就可以； ...
Allegro PCB设计中的规则设置详解
在Allegro PCB设计中，规则设置是一个至关重要的步骤，它直接影响着PCB设计的质量和可靠性。本篇文章将详细介绍Allegro PCB设计中的规则设置，包括Spacing Rules和Physical Rules这两种规则设置方式。 一、Spacing ...
pcb布线规则和技巧之Allegro基本规则设置指导书
11-16
PCB布线规则和技巧之Allegro基本规则设置指导书 PCB设计者需要了解的一系列基本规则设置指导书，以便快速、高效地完成PCB设计。下面是Allegro基本规则设置指导书的详细介绍： 一、Analysis Modes Analysis Modes...
Cadence Allegro 设置区域规则
qq_52552006的博客
07-11 1724
cadence allegro区域规则设置
Cadence Allegro设置区域规则
文鸿开源工作室
02-04 6374
像在BGA封装下，他的线宽，line与via的间距规则应该要比平常的规则短一些。​ 那我们要怎么设置这个规则呢？ 1.打开约束管理器，然后找到Physical下的region。 2.新建一个Region。 我将他命名为BGA_1（这个名字可以自定义）,填上响应的参数 3.点击Shape的Polygon选项，在Options中Active Class选项选择Cons...
28-cadence17.4 allegro的区域规则设置
weixin_44479192的博客
08-23 2876
cadence17.4 allegro的区域规则设置
Allegro设置区域规则的方法
qizhi321123的博客
12-22 9406
1.像在BGA封装下，他的线宽，line与via的间距规则应该要比平常的规则短一些。 2.打开约束管理器，Setup-Constraints-Constraint Manager，然后找到Physical下的Region。 3.新建一个Region。 4.将它命名为BGA_1（这个名字可以自定义）,填上相应的参数即可。 5.点击Shape的Polygon选项，在Options中Active Class选项选择Constraint Region，层选择All，所有层都适用，Assign to Regi
18.allegro区域约束规则设置
谈笑有鸿儒 往来无白丁
03-25 1668
一、线宽和线间距 --- ---------------- 然后再电路板上创建一个区域 ----- ---- --- ----                                 ----
Allegro基本规则设置指导书之Spacing Region特殊规则区域使用
tianpu2320959696的博客
10-12 1065
布线的时候原本线距12mil走得好好的，接入连接器或者芯片pin脚的时候间距只能走7mil，满屏的DRC，此时就需要在连接器或芯片周边放一个Region属性的shape，表示此处的space规则比较特殊；原文链接：https://blog.youkuaiyun.com/daxing198612/article/details/127361854。版权声明：本文为优快云博主「凹凸曼的大表哥」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
ALLEGRO————设置规则+添加过孔+布线+铺铜+检查DRC+整理丝印
DVYWUI的博客
10-05 4252
对于刚刚设置的差分对，拉线后出来的是差分线，在拉线的过程中右击选择single trace mode可以切换单线模式。创建差分对（差分对的走线间距要改），ctrl选中两个网络右击，选择creat，再点different pair。需要移动元件，则切换为布局模式，移动元件时右击选择option有以下几个选项。Slide etch：移动器件时，附着的导线随器件一起移动并优化导线。Stretch etch：移动器件时，附着的导线随器件以任意角度移动。修改间距默认规则，也可以新建间距规则。拉线过程中更改走线的层。
Allegro的使用与PCB绘制
热门推荐
YprgDay的博客(Yuan make progress everyday)
08-24 1万+
Allegro的使用与PCB绘制流程收录。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值