Chisel 入门(2) 运算符 逻辑运算符 Chisel Explanation width !x 逻辑非 1 x && y 逻辑与 1 x||y 逻辑或 1 位操作运算符 Chisel Explanation width in Verilog ~x 位反 w(x) ~ signal_x x & y 位与 max(w(x), w(y)) signal_x & signal_y x | y 位或 max(w(x), w(y)) signal_x | signal_y x ^ y 按位异或