tushenfengle的博客

出现这个警告的原因是很简单的。大多是编写出了下面这样的烂代码：reg a;wire c,d;always@(posedge clk, posedge rst)begin if(rst) a<=0; else a<=1;endalways@(posedge clk, posedge rst)begin ...

这里参考了两个博客，内容大体相同。https://blog.youkuaiyun.com/u014183456/article/details/76695465https://www.cnblogs.com/Fun-with-FPGA/p/4700631.html但是要说一点，这两个博客在介绍奇数分频时，都说了一段话：“对于实现占空比为50%的N倍奇数分频，首先进行上升沿触发进行模N计数，计数...

本文参考了博客https://blog.youkuaiyun.com/duhanting/article/details/10326405对task和function的区别比较。这里做一些简单总结；在网上如果搜索task（任务）和function（函数）的区别，真的是好多资料。但是最近在看《Verilog HDL高级数字设计》一书时，看到了task和function一节，以前项目里的组长说最好不要写tas...