通信与检测技术的前沿探索
1. 涡轮乘积码解码器的硬件设计
1.1 解码流程
在涡轮乘积码解码器的硬件设计中,会先对特定值的 alpha 和 beta 进行定义,然后相应地更新 R 值,并将更新后的 R 值写回输入内存,以供下一次半迭代使用。这一系列操作会针对 R 的所有行和列重复进行。
1.2 实验设置与流程
- 信息传输前,使用 BCH(31, 21) 涡轮乘积码对要传输的信息进行编码。
- 编码后的数据经过 BPSK 调制,再通过有噪声的信道进行传输。
- 在接收端,先进行 BPSK 解调,然后使用迭代 Chase - Pyndiah 算法对解调后的数据进行解码。
- 具体操作步骤如下:
- 先用 MATLAB 对涡轮乘积码解码器进行仿真,并分析其误码率(BER)性能。
- 接着使用 Verilog 进行硬件设计,并用 MATLAB 仿真得到的噪声数据对硬件设计进行测试。
- 为了分析解码器在处理安全增强数据时的性能,会重复上述整个过程,但使用经过 AES 加密的数据。
1.3 实验结果分析
| 实验设置 | 描述 |
|---|---|
| MATLAB 仿真 BER 图 | 展示了加密数据和常规数据的 BER 曲线,结果显示解码器在这两种数据设置下表 |
通信与检测技术前沿研究
超级会员免费看
订阅专栏 解锁全文
4550

被折叠的 条评论
为什么被折叠?



