toonyhe的博客

本文聚焦 AMD LogiCORE IP Fast Fourier Transform (FFT) 核心，深入剖析其在 FPGA 设计中的应用。该 FFT 核心基于 Cooley - Tukey 算法，具备丰富特性，如支持多种数据精度、算术类型及灵活的运行时配置。文中详细介绍了其架构选项、端口设计、理论运算原理，以及在不同场景下的动态范围特性。同时，结合 Vivado Design Suite 阐述了从核心定制生成、约束设置到仿真综合的完整设计流程步骤。此外，还介绍了配套的演示测试平台及升级调试相关要点。

直接数字合成器（ DDS ） 是一种通过生成数字形式的时变信号并进行数模转换来产生模拟波形（通常为正弦波）的方法，它通过数字方式直接合成信号，而不是通过模拟信号生成技术。DDS主要被应用于信号生成、通信系统中的本振、函数发生器、混频器、调制器、声音合成器以及作为数字锁相环的一部分。本文介绍了FPGA实现频率、幅度、相位可调的DDS基本原理，详细介绍了频率字、相位字的计算原理。通过ROM形式存储基本波形数据，FPGA读取产生基本的数字波形，通过控制频率字控制数字波形输出的频率，通过相位字控制波形输出的相位。

本文介绍了高速接口JESD204B 协议，通过对协议的接口时序理解及各阶段传输机制。通过一些相关术语的学习，详细了解了高速接口JESD204B协议的使用方法。通过FPGA仿真验证了该IP的使用方法和一些主要的关键信号。为使用高速串行接口设计提供基础。后续则继续总结分享FPGA中的一些技术应用，开发不易珍惜每一分原创和劳动成果，同时注意平时开发过程中的经验积累总结。

Aurora 8B/10B 是一种用于高速串行通信的协议，通常用于 FPGA 设计和其他数字通信应用。即一种编码方案，旨在在传输数据时提供可靠性、时钟恢复和错误检测。主要用于在点对点串行链路间移动数据的可扩展轻量级链路层协议，为板对板、芯片对芯片以及一些单向链接提供低成本低资源的解决方案。信号源信号描述ref_clk时钟源GT的外部时钟INIT CLK时钟源全局复位，低电平有效DRP CLK时钟源DRP时钟，动态重配置时钟时钟源用户传输的数据钟及逻辑时钟域。

AXI-Stream总线是一种高效、简单的数据传输协议，主要用于高吞吐量的数据流传输场景。相比于传统的AXI总线，AXI-Stream总线更加简单和轻量级，它通过无需地址的方式，将数据从一个模块传输到另一个模块，适用于需要高速数据传输的应用场景。是AXI协议中最简单的一种。本文主要介绍在FPGA中使用AXI-Stream协议进行数据流传输过程及FPGA仿真实践试验。信号源信号描述ACLK时钟源全局时钟，所有信号在时钟源上升沿采样ARESTN复位源全局复位，低电平有效TVALID主。

图像拼接及视频显示在医疗、军工以及汽车影像行业都有广泛的应用。视频采集及视频处理，在FPGA领域是典型设计。本文主要针对视频处理设计基础的处理框架，同时把握HDMI、VGA等最基础的接口时序，为后续视频拼接、图像处理提供基础。本设计主要涉及DDR、HDMI接口时序、AXI总线等知识。当然后续处理还包括了视频缩放，字符OSD等。在设计之初多通道视频采集，主要需要考虑视频带宽以及SDRAM带宽处理速度。开发不易珍惜每一分原创和劳动成果，同时注意平时开发过程中的经验积累总结。

将 FPGA DDR 封装成 FIFO 是一种有效的数据管理和处理方法。通过合理的设计和优化，可以实现高效的数据缓存、流控制和处理，提高 FPGA 系统的性能和灵活性。在实际应用中，根据具体需求选择合适的 FIFO 深度、读写策略和优化方法，以满足系统对数据处理的要求。开发不易珍惜每一分原创和劳动成果，同时注意平时开发过程中的经验积累总结。该工程已经在现有的工程项目中得到了应用和验证，如有需要了解详细的设计可以联系 QQ:309967512。

从事于信号采集及信号存储也有很多年了，也积累了一些丰富的经验。一直想记录下PCIE信号采集存储等应用。本系列设计采用PCIE进行数据传输适用于多通道数据采集，可以选择相应的高速ADC如AD9361、AD9208 等。多板卡处理适用于多任务应用场景。如数据采集存储，数据回放分析，视频图像传输，雷达信号系统等处理领域。

多核处理器已经成为提升系统性能的关键。Zynq UltraScale+ MPSoC 作为一款先进的多核片上系统，为开发者提供了丰富的资源和强大的功能，使其能够实现高效的多核协同。Zynq UltraScale+ MPSoC 集成了多个处理核心，包括 ARM Cortex-A53 应用处理器、ARM Cortex-R5 实时处理器和可编程逻辑（FPGA）。这种架构使得不同类型的任务可以分配到不同的核心上，从而实现并行处理和优化系统性能。多核协同的关键在于任务分配和通信。

在此之前的在线升级篇已经介绍了在线升级的原理，FPGA的在线升级能够解决运营过程中可能需要根据应用需求只需更改固件而无需物理更换芯片问题。对于不同需求应用都能得到良好的解决，从而满足更新的应用。在产品设计中考虑成本可以选择本地升级，只需要开发本地软件，本设计采用USB接口按照自定义的协议对FPGA固件进行升级。

此次设计在应用中也碰到一些问题，通过实战应用中都得到了解决。当然开发不易珍惜每一分原创和劳动成果，同时注意平时开发过程中的经验积累总结。该工程已经在现有的工程项目中得到了应用和验证，如有需要了解详细的设计可以联系 QQ:309967512。

AMBA AXI 协议是以高性能，高频系统设计为目标，提供了很多适合高速亚微型系统互连的特征。为相邻存储器连续进行数据传输提供的一种高频率，高带宽，低延迟的总线协议，是一种突发传输协议，即总线描述了主从设备之间的数据传输方式。AXI协议总共有5个独立的通道：①写数据地址通道；②写数据通道；③写应答通道；④读数据地址通道；⑤读数据通道；5个独立的通道都包含一组标记信息的信号，并且使用双向的 VALID 和READY信号实现握手机制。

项目在运营过程中可能需要根据应用需求更改固件，或者对现有产品进行升级及在产品使用过程出现的故障进行分析，故需要对产品进行升级维护。以往的产品出现的故障或BUG问题只能通过产品寄回厂家或者人力出差解决问题。偶尔有的用户对FPGA稍微熟悉点，把固件文件发送给用户，用户自己对产品进行升级和固件烧写。对于产品用户来说这样的体验是比较差的。当然产品升级的途径有多种。考虑成本可以选择本地升级，只需要开发本地软件，采用UART或者USB等接口按照自定义的协议对FPGA固件进行升级。