
CPU设计
文章平均质量分 78
tony821224
这个作者很懒,什么都没留下…
展开
-
Build the Hack CPU with Verilog -- 陈硕
陈硕 2009-04-18http://blog.youkuaiyun.com/Solstice giantchen_AT_gmail.com最近手痒,买了一本《计算机系统要素:从零开始构建现代计算机》http://www.china-pub.com/33880,把书中讲到的Hack CPU用Verilog实现了一把。原书在Amazon的页面是http://tinyurl.com/cc6转载 2009-12-31 10:17:00 · 1748 阅读 · 2 评论 -
《计算机系统要素》配套软件和资料下载
《计算机系统要素》配套软件和资料下载(博文视点链接)TECS Software Suite 2.5 软件和资料打包下载(约32MB):(包括配套软件、配套软件源代码、实践项目源文件、软件使用教程、演讲材料、原版图书样章等内容)http://bv.youkuaiyun.com/down/TECS-Software-Suite-2_5.rar------------------------------原创 2009-12-31 10:19:00 · 1681 阅读 · 0 评论 -
一致代码段和非一致代码段
之所以出现这个定义是因为系统要安全:内核要和用户程序分开..内核一定要安全.不能被用户程序干涉.但是有时候用户程序也需要读取内核的某些数据,怎么办呢?操作系统就引入了访问特权等级(0-3)的机制.这些特权等级,通过三个符号来体现CPL/DPL/RPL.其中CPL是存寄存器如CS中,RPL是代码中根据不同段跳转而确定,以动态刷新CS里的CPL.DPL是在GDT/LDT描述符表转载 2011-06-18 19:55:00 · 865 阅读 · 0 评论