时间的诗

项目：基于FPGA的视频转换功能外设：DDR3描述：在调试DDR3时，按照时序要求，向地址0写入64个数据，数据位宽为64bits，发现            DDR3内部计数器wr_count不是连续计数到64，以为是自己操作存在问题，查询官            方资料，发现这样的情况不存在问题，解释大致意思是：ISP生成的IP有一个时                钟，用户对DDR3

主要内容来源于：http://jingyan.baidu.com/article/fec4bce2275665f2618d8bd9.htmlXilinx ISE开发工具中的ChipScope工具就相当于AlteraQuatusII中的SignalTap II，能够捕捉FPGA内部的信号，方便了调试过程。随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分

需求说明：XILINX操作基本知识内容       ：SPI Flash芯片烧写来自       ：时间的诗打开 iMPACT 1、双击 Boundary Scan2、在 右边的 空间区域 右键单击 已经找到了FPGA 芯片，但并未找到 Flash 芯片。选  NO 不配置 bit 文件