【裸机开发笔记】6410的系统时钟设置（下）---几个常用函数的C源码。

//common.h

[cpp]  view plain copy

1. #ifndef COMMON_H  
2. #define COMMON_H  
3.   
4. typedef unsigned long uint32;  
5.   
6.   
7. #define MASK_CODE(LSB_LOCATION,FIELD_LEN)                   ((((uint32)1<<FIELD_LEN)-1)<<LSB_LOCATION)  
8. #define FILL_BITS(MEM_ADDR,LSB_LOCATION,FIELD_LEN,VALUE)    (*(volatile uint32 *)(MEM_ADDR)) = ( (*(volatile uint32 *)(MEM_ADDR)) & ~MASK_CODE((LSB_LOCATION),(FIELD_LEN)) ) | ( ((uint32)(VALUE)<<(LSB_LOCATION)) & MASK_CODE((LSB_LOCATION),(FIELD_LEN)) )    
9. //注：FILL_BITS(MEM_ADDR,LSB_LOCATION,FIELD_LEN,VALUE)这个宏，它执行的操作是，  
10. //用VALUE这个数填充MEM_ADDR地址处从第LSB_LOCATION位开始的FIELD_LEN个位.  
11.   
12.   
13. #define SET_REG(REG_ADDR,LSB_LOCATION,FIELD_LEN,VALUE)          FILL_BITS(REG_ADDR,LSB_LOCATION,FIELD_LEN,VALUE)  
14.   
15.   
16. #endif  

 

 

 
//clock.h

[cpp]  view plain copy

1. #ifndef CLOCK_H  
2. #define CLOCK_H  
3.   
4. #include"common.h"  
5. #define CONFIG_SYS_CLK_FREQ 12000000  
6.    
7.   
8. void set_sys_clk(uint32 mode);  
9. uint32 get_ARMCLK(void);  
10. uint32 get_FCLK(void);  //即APLL  
11. uint32 get_HCLK(void);  
12. uint32 get_PCLK(void);  
13. void change_freq(uint32 arm_ratio,uint32 hclkx2_ratio,uint32 hclk_ratio,uint32 pclk_ratio);  
14.         //  0-15        0-7                0-1          0-15  
15.                         //这四个参数加1后才是实际分频。  
16.   
17. #define rAPLL_LOCK      (*(volatile uint32 *)(0x7e00f000))  
18. #define rMPLL_LOCK      (*(volatile uint32 *)(0x7e00f004))  
19. #define rEPLL_LOCK      (*(volatile uint32 *)(0x7e00f008))  
20. #define rAPLL_CON   (*(volatile uint32 *)(0x7E00F00C))  
21. #define rMPLL_CON   (*(volatile uint32 *)(0x7E00F010))  
22. #define rEPLL_CON0  (*(volatile uint32 *)(0x7E00F014))  
23. #define rEPLL_CON1  (*(volatile uint32 *)(0x7E00F018))  
24. #define rCLK_SRC    (*(volatile uint32 *)(0x7E00F01C))  
25. #define rOTHERS         (*(volatile uint32 *)(0x7E00F900))  
26. #define rMISC_CON   (*(volatile uint32 *)(0x7E00F838))  
27. #define rCLK_DIV0   (*(volatile uint32 *)(0x7E00F020))  
28.   
29.   
30.   
31.   
32. //--------  
33. #define _APLL_MDIV  1000        //reset: 0x190  ,10bits  
34. #define _APLL_PDIV  10      //reset: 0x3    ,6bits  
35. #define _APLL_SDIV  1       //reset: 0x2    ,3bits  
36.   
37. #define _MPLL_MDIV  1000        //reset: 0x214  ,10bits  
38. #define _MPLL_PDIV  10      //reset: 0x6    ,6bits  
39. #define _MPLL_SDIV  1       //reset: 0x3    ,3bits  
40.   
41. #define _ARM_RATIO  2       //0-15  
42. #define _HCLKX2_RATIO   3       //0-7     
43. #define _HCLK_RATIO 0       //0-1  
44. #define _PCLK_RATIO 3       //0-15  
45.   
46. /* 
47. PLL_FOUT: 
48. FOUT = MDIV X FIN / (PDIV X 2^SDIV) 
49. MDIV: 64 ≤ MDIV ≤ 1023 
50. PDIV: 1 ≤ PDIV ≤ 63 
51. SDIV: 0 ≤ SDIV ≤ 5 
52. FVCO (=MDIV X FIN / PDIV): 800MHz ≤ FVCO ≤ 1600MHz 
53. FOUT: 40MHz ≤ FVCO ≤ 1600MHz 
54. FIN : 10MHz ≤ FIN ≤ 20MHz 
55. Don't set the value P and M to all zeros. 
56.  
57. CLK: 
58. ARM_CLK     =   APLLOUT / (_ARM_RATIO+1) 
59. HCLKX2      =   MPLLOUT / (_HCLKX2_RATIO+1) 
60. HCLK        =   HCLKX2  / (_HCLK_RATIO+1) 
61. PCLK        =   HCLKX2  / (_PCLK_RATIO+1) 
62.  
63. 设置时还需注意HCLK必须是PCLK的整偶倍数 
64. */  
65.   
66.   
67.   
68. #endif  

 

需要修改频率时，只需修改clock.h文件中的下列宏的值即可：

[cpp]  view plain copy

1. //--------  
2. #define _APLL_MDIV  1000        //reset: 0x190  ,10bits  
3. #define _APLL_PDIV  10      //reset: 0x3    ,6bits  
4. #define _APLL_SDIV  1       //reset: 0x2    ,3bits  
5.   
6. #define _MPLL_MDIV  1000        //reset: 0x214  ,10bits  
7. #define _MPLL_PDIV  10      //reset: 0x6    ,6bits  
8. #define _MPLL_SDIV  1       //reset: 0x3    ,3bits  
9.   
10. #define _ARM_RATIO  2       //0-15  
11. #define _HCLKX2_RATIO   3       //0-7     
12. #define _HCLK_RATIO 0       //0-1  
13. #define _PCLK_RATIO 3       //0-15  

 

 

 

 

//clock.c

[cpp]  view plain copy

1. #include"clock.h"  
2.   
3.    
4.      
5.   
6. //注：FILL_BITS(MEM_ADDR,LSB_LOCATION,FIELD_LEN,VALUE)这个宏，它执行的操作是，  
7. //用VALUE这个数填充MEM_ADDR地址处从第LSB_LOCATION位开始的FIELD_LEN个位.  
8. void set_sys_clk(uint32 mode)  
9. {                                   //mode:     0:asyn mode 异步模式  
10.                                     //      other:syn  mode 同步模式          
11.                                     //两种模式的区别参考3-3页的Figure 3.2    
12.                                           
13.                                           
14.         uint32 *p;  
15.         uint32 temp;  
16.       
17.         rAPLL_LOCK = 0xffff;  
18.         rMPLL_LOCK = 0xffff;  
19.         rMISC_CON &= ~(1u<<19);                        //SYNC667  0 : Normal Moe, 1 : Sync 667MHz Mode。       这里选用Normal mode           
20.   
21.         if(mode==0)      
22.         {  
23.             //设置同步模式为异步  
24.             rOTHERS &= ~0x80;                              //异步模式  
25.             while((rOTHERS & 0xf00) != 0);                  //等待OTHERS的8~11位为0  
26.             rOTHERS &= ~0x40;  
27.         }  
28.         else    
29.         {  
30.             //设置为同步模式。  
31.             rOTHERS |= 0x40;                              //同步模式  
32.             __asm{  
33.             nop;  
34.             nop;  
35.             nop;  
36.             nop;  
37.             nop;    
38.             }  
39.             rOTHERS |= 0x80;   
40.             while((rOTHERS & 0xf00) != 0xf00);             //等待OTHERS的8~11位为1111  
41.         }  
42.                
43.                 
44.         //设置ARMCLK,HCLKX2,HCLK和PCLK  
45.           
46.         temp=rCLK_DIV0;  
47.         p=&temp;  
48.         FILL_BITS(p,0,4,_ARM_RATIO);  
49.         FILL_BITS(p,9,3,_HCLKX2_RATIO);  
50.         FILL_BITS(p,8,1,_HCLK_RATIO);  
51.         FILL_BITS(p,12,4,_PCLK_RATIO);  
52.         rCLK_DIV0=temp;  
53.               
54.   
55.         //设置APLL，得到APLLOUT        
56.         temp=rAPLL_CON;  
57.         p=&temp;  
58.         FILL_BITS(p,16,10,_APLL_MDIV);        
59.         FILL_BITS(p,8,6,_APLL_PDIV);          
60.         FILL_BITS(p,0,3,_APLL_SDIV);      
61.         temp |= (1u<<31);  
62.         rAPLL_CON=temp;  
63.           
64.         //设置MPLL，得到MPLLOUT  
65.         temp=rMPLL_CON;  
66.         p=&temp;  
67.         FILL_BITS(p,16,10,_MPLL_MDIV);        
68.         FILL_BITS(p,8,6,_MPLL_PDIV);          
69.         FILL_BITS(p,0,3,_MPLL_SDIV);      
70.         temp |= (1u<<31);  
71.         rMPLL_CON=temp;   
72.       
73.         //选择源  
74.         temp=rCLK_SRC;  
75.         p=&temp;  
76.         FILL_BITS(p,0,1,1);     //选择APLLOUT  
77.         FILL_BITS(p,1,1,1);     //选择MPLLOUT  
78.         rCLK_SRC=temp;  
79.                  
80. }  
81.   
82.   
83. void change_freq(uint32 arm_ratio,uint32 hclkx2_ratio,uint32 hclk_ratio,uint32 pclk_ratio)  
84. {       //  0-15        0-7     0-1     0-15  
85.         uint32 *p;  
86.         uint32 temp;  
87.           
88.         temp=rCLK_DIV0;  
89.         p=&temp;  
90.         FILL_BITS(p,0,4,arm_ratio);  
91.         FILL_BITS(p,9,3,hclkx2_ratio);  
92.         FILL_BITS(p,8,1,hclk_ratio);  
93.         FILL_BITS(p,12,4,pclk_ratio);  
94.         rCLK_DIV0=temp;  
95. }  
96.   
97.   
98.   
99. #define APLL 1  
100. #define MPLL 2  
101. #define EPLL 3  
102. static uint32 get_PLLCLK(int pllreg)    //返回0说明异常  
103. {  
104.     uint32 r, m, p, s;  
105.   
106.     if (pllreg == APLL)  
107.         r = rAPLL_CON;  
108.     else if (pllreg == MPLL)  
109.         r = rMPLL_CON;  
110.     else if (pllreg == EPLL)  
111.         r = rEPLL_CON0;  
112.     else  
113.         return 0;         
114.   
115.     m = (r>>16) & 0x3ff;  
116.     p = (r>>8) & 0x3f;  
117.     s = r & 0x7;  
118.   
119.     return (m * (CONFIG_SYS_CLK_FREQ / (p * (1 << s))));  
120. }  
121.   
122. /* return ARMCORE frequency */  
123. uint32 get_ARMCLK(void)  
124. {  
125.     uint32 div;  
126.   
127.     div = rCLK_DIV0;  
128.       
129.     return (get_PLLCLK(APLL) / ((div & 0x7) + 1));  
130. }  
131.   
132. /* return FCLK frequency */  
133. uint32 get_FCLK(void)  
134. {  
135.     return (get_PLLCLK(APLL));  
136. }  
137.   
138. /* return HCLK frequency */  
139. uint32 get_HCLK(void)  
140. {  
141.     uint32 fclk;  
142.   
143.     uint32 hclkx2_div = ((rCLK_DIV0>>9) & 0x7) + 1;  
144.     uint32 hclk_div = ((rCLK_DIV0>>8) & 0x1) + 1;  
145.       
146.     if(rOTHERS & 0x80)  
147.         fclk = get_FCLK();      // SYNC Mode  
148.     else  
149.         fclk = get_PLLCLK(MPLL);    // ASYNC Mode  
150.   
151.     return fclk/(hclk_div * hclkx2_div);  
152. }  
153.   
154. /* return PCLK frequency */  
155. uint32 get_PCLK(void)  
156. {  
157.     uint32 fclk;  
158.     uint32 hclkx2_div = ((rCLK_DIV0>>9) & 0x7) + 1;  
159.     uint32 pre_div = ((rCLK_DIV0>>12) & 0xf) + 1;  
160.   
161.     if(rOTHERS & 0x80)  
162.         fclk = get_FCLK();      // SYNC Mode  
163.     else  
164.         fclk = get_PLLCLK(MPLL);    // ASYNC Mode  
165.   
166.     return fclk/(hclkx2_div * pre_div);  
167. }  

set_sys_clk(uint32 mode)函数既设置锁相环又根据已定义好的宏设置ARMCLK和HCLK等的分频。mode为0时为异步模式，为1时为同步模式。初始化时一般用这个函数。

change_freq(uint32,uint32,uint32,uint32)根据输入的参数设置ARMCLK和HCLK等的分频，但不改变PLL的设置。通过这个函数可以快捷的实现动态变频。

其他的get*****()函数就请读者自己看吧。