77、锁存器、触发器与顺序可编程逻辑器件详解

锁存器、触发器与顺序可编程逻辑器件详解

1. PLD 中锁存器的应用与设计要点

在可编程逻辑器件（PLD）的设计中，对于 C 输入使用更复杂的表达式是可行的。不过，在 PLD 实现里，包含一致项极为重要。因为编译器在最小化步骤中，会认为一致项是多余的而将其移除。部分 ABEL 编译器版本允许在不进行最小化的输出的 istype 声明属性列表中加入关键字 “retain”，以此防止一致项被消除；而在其他版本中，只能关闭整个设计的最小化功能。

PLD 型锁存器最常见的用途之一，是在微处理器系统中同时对地址进行解码和锁存，从而选择内存和 I/O 设备。在典型系统的微处理器读操作中，微处理器通过在地址总线（ABUS）上放置地址并断言 “地址有效” 信号（AVALID）来选择设备及其内部位置。稍后，它会断言读信号（READ_L），被选中的设备则会在数据总线（DBUS）上放置数据。但要注意，地址在 ABUS 上并非在整个操作过程中都保持有效。微处理器总线协议要求使用 AVALID 作为使能信号来锁存地址，然后进行解码。

步骤	操作
1	微处理器在 ABUS 上放置地址并使 AVALID 有效
2	稍后使 READ_L 有效
3	被选设备在 DBUS 上放置数据