70、反馈时序电路分析：原理与应用

反馈时序电路分析：原理与应用

1. 反馈时序电路基础

反馈时序电路和时钟同步状态机类似，可构建为米利（Mealy）或摩尔（Moore）电路。一个具有 $n$ 个反馈环的电路有 $n$ 个二进制状态变量和 $2^n$ 个状态。

分析反馈时序电路时，需打破反馈环，以预测每个环中存储的下一个值，这依赖于电路输入和所有环中当前存储的值。以 D 锁存器的与非门电路为例，它只有一个反馈环，我们可在环中插入一个虚拟缓冲器来打破该环，缓冲器的输出 $Y$ 就是此例中的单个状态变量。

假设虚拟缓冲器的传播延迟为 10 ns（任何非零值均可），其他电路组件的延迟为 0。若已知电路的当前状态 $Y$ 和输入 $D$、$C$，就能预测 10 ns 后 $Y$ 的值。$Y$ 的下一个值 $Y^ $ 是当前状态和输入的组合函数，其激励方程为：
$Y^ = (C \cdot D) + (C \cdot D’ + Y’)’ = C \cdot D + C’ \cdot Y + D \cdot Y$

在实际设计中，逻辑设计师很少需要分析或设计反馈时序电路。常用的反馈时序电路如触发器和锁存器，其内部设计和操作规范由集成电路制造商提供。即使是专用集成电路（ASIC）设计师，通常也不会设计门级的触发器或锁存器电路，因为这些元件可从特定 ASIC 技术的常用函数“库”中获取。

2. 状态与转换表

反馈环（及电路）的状态可表示为当前状态和输入的函数，并通过转换表进行枚举。转换表的每个单元格显示了在相应的状态和输入组合出现 10 ns（或假设的延迟）后虚拟缓冲器的输出值。

转换表的行数等于状态变量的所有可能组合