54、数字电路设计示例：构建模块与ABEL编程应用

数字电路设计示例：构建模块与ABEL编程应用

1. 构建模块设计示例

1.1 级联比较器

在数字电路设计中，比较器是常用的组件。74x85 4 位比较器可以通过串行级联方案构建任意大的比较器。而 74x682 8 位比较器没有级联输入和输出，乍一看似乎不能用于构建更大的比较器，但实际上并非如此。

对于大位数的比较，两个宽输入（如 32 位）相等的条件是它们对应的字节都相等。在进行大于或小于比较时，最高有效位中不相等的部分决定比较结果。

以图 6 - 7 所示的电路为例，使用三个 74x682 8 位比较器对两个 24 位操作数进行相等和大于比较。24 位的比较结果由各个 8 位比较结果通过组合逻辑得出，具体方程如下：
- (PEQQ = EQ2 \cdot EQ1 \cdot EQ0)
- (PGTQ = GT2 + EQ2 \cdot GT1 + EQ2 \cdot EQ1 \cdot GT0)

这种“并行”扩展方法比 74x85 的串行级联方案更快，因为它避免了级联信号在比较器级联中传播的延迟。该方法可使用两级与 - 或逻辑组合 8 位结果来构建非常宽的比较器，仅受与 - 或逻辑扇入约束的限制。如果使用额外的逻辑级别进行组合，还可以制作任意大的比较器。

1.2 模式相关比较器

在数字电路应用中，有时需求的描述会使 MSI 或其他构建模块的解决方案变得明显。例如，设计一个组合电路，其输入为两个 8 位无符号二进制整数 (X) 和 (Y)，以及一个控制信号 (MIN/MAX)，输出为一个 8 位无符号二进制整数 (Z)，满足当 (MIN/MAX = 1) 时，(Z = mi