39、组合逻辑设计实践：PLD相关知识详解

组合逻辑设计实践：PLD相关知识详解

1. GAL设备介绍

有一种由莱迪思半导体公司率先推出的顺序可编程逻辑器件（PLD），名为通用阵列逻辑（GAL）设备，它十分受欢迎。其中，GAL16V8这一型号的设备，可通过编程和相应的熔丝模式配置，来模拟各种组合和顺序可编程阵列逻辑（PAL）设备的与 - 或、触发器和输出结构，包括之前介绍过的PAL16L8。而且，GAL设备可以进行电擦除和重新编程。

当GAL16V8被配置为类似于PAL16L8的纯组合设备时，称为GAL16V8C，这一配置通过对两个“架构控制”熔丝（图中未显示）进行编程来实现。与第303页的PAL16L8逻辑图相比，GAL16V8C逻辑图的重要特点是，在每个或门输出和三态输出驱动器之间插入了一个异或门。异或门的一个输入被“上拉”到逻辑1值，但通过一个熔丝连接到地（0）。若熔丝完好，异或门直接输出或门的输出；若熔丝熔断，异或门则反转或门的输出。这个熔丝用于控制相应输出引脚的输出极性。

输出极性控制是包括GAL16V8在内的现代PLD的重要特性。在最小化逻辑函数时，ABEL编译器会为函数及其补码找到最小积之和表达式。若补码的乘积项更少，当GAL16V8的输出极性熔丝设置为反转时，就可使用补码。除非被覆盖，编译器会自动做出最佳选择并设置合适的熔丝模式。

有几家公司生产与GAL16V8等效的部件，名为PALCE16V8。还有一款24引脚的GAL设备，即GAL20V8或PALCE20V8，它可配置为模拟PAL20L8或各种顺序PLD的结构。

2. 组合PLD速度

组合PLD的速度通常用一个单一数字表示，即任何输入到任何输出在任一转换方向上的传播延迟tPD。PLD有多种速