编译器 实验4RISC-V目标代码生成 指令选择 寄存器分配 栈的管理

实验4RISC-V目标代码生成

本次实验的目标是从实验3生成的中间表示出发，生成RISC-V32的汇编代码，并在venus模拟器上运行。如果你对RISC-V汇编不那么熟悉，可以参考Crash Course。

目标代码生成
回顾一下，我们已经可以将源代码转换为一种自定义的中间代码表示，它可以在一个自定义虚拟机器上解释执行。和实际机器不同，虚拟机允许你使用无限寄存器，并给你提供了一些方便的关于函数调用的指令。而面对一个实际的机器，如在本实验使用的RISC-V32指令集下，这些假设都不再成立。为了生成最终目标代码，有以下三个问题需要你解决:

指令选择
首先我们注意到中间代码和汇编代码格式是不一样的，我们要对每一种中间代码找到一个特定的模式，翻译成对应的目标代码，这个过程就是指令选择。考虑到在本实验中实现的中间表示是线性的，最直接的方式就是将每一条中间代码翻译成一条或多条目标代码。下表是部分中间代码与RISC-V32指令对应的一个示例，大部分的逻辑都是显然的:

例如，对于下面的代码:


优化的可能
这样直截了当的对应的确能够满足我们的需求，但我们可能会生成很多冗余的指令，会影响程序的运行效率。例如，我们可能会生成下面这样的代码:
addi a0 t1 8
1w a0 0(a0)
但这条指令可以被下面这条指令替代:
lw a0 8(t1)
这个例子启示我们，直接翻译得到的代码很有可能是低效的，我们需要一些方法来优化生成的代码。比如你可以采用滑动窗口的方法，来检查是否有可以合并的指令序列。例如上述的寻址