<div id="content_views" class="htmledit_views">
<h2 style="margin-left:0.0000pt; text-align:left"><a name="t0"></a><span style="color:#117cee; font-size:16px; font-weight:normal">提出此问题的背景:</span><span style="color:#000000; font-size:16px; font-weight:normal">T113 5寸RGB屏幕在uboot显示不正常,在内核显示正常</span></h2>
验证的平台/板子:T113
是否通用:否
参考资料
T113-S3-LCD-RGB显示屏调试_t113s3 屏-优快云博客
本地修改对应仓库的git节点
开发记录/过程
遇到的问题1:T113 5寸RGB屏幕在uboot显示不正常,在内核显示正常
原因分析: 由于内核显示正常,所以我断定内核的参数没有错误,我反复对比了参数都没有错误。于是我就测试一下时钟频率,UBOOT阶段时钟频率是48M,内核后是33M,没有按照规格书参数33M,可以段定是时钟频率导致的。于是我就将Uboot下的显示时钟打印出来。
![]()
从打印信息来看,父时钟是288,分频因子是6, 288/6=48MHZ左右,而实际屏时钟是33MHZ
所以要调整这个分屏系数。
解决方法:
From 28aa9140d0adaa2c3064869db427ab9442cffef0 Mon Sep 17 00:00:00 2001
From: lwj <1209977304@qq.com>
Date: Fri, 5 Jul 2024 17:13:40 +0800
Subject: [PATCH] clk
---
.../drivers/video/sunxi/disp2/disp/de/lowlevel_v2x/disp_al.c | 2 +-
1 file changed, 1 insertion(+), 1 deletion(-)
diff --git a/brandy/brandy-2.0/u-boot-2018/drivers/video/sunxi/disp2/disp/de/lowlevel_v2x/disp_al.c b/brandy/brandy-2.0/u-boot-2018/drivers/video/sunxi/disp2/disp/de/lowlevel_v2x/disp_al.c
index 20646b7..6213d02 100644
--- a/brandy/brandy-2.0/u-boot-2018/drivers/video/sunxi/disp2/disp/de/lowlevel_v2x/disp_al.c
+++ b/brandy/brandy-2.0/u-boot-2018/drivers/video/sunxi/disp2/disp/de/lowlevel_v2x/disp_al.c
@@ -641,7 +641,7 @@ int disp_al_smbl_get_status(unsigned int disp)
}
static struct lcd_clk_info clk_tbl[] = {
- {LCD_IF_HV, 6, 1, 1, 0},
+ {LCD_IF_HV, 9, 1, 1, 0},
{LCD_IF_CPU, 12, 1, 1, 0},
{LCD_IF_LVDS, 7, 1, 1, 0},
#if defined(DSI_VERSION_40)
--
2.7.4
功能使用说明/测试验证方法
Uboot下时钟,可见时钟频率为33.MHZ。

841

被折叠的 条评论
为什么被折叠?



