sz66cm 学习随笔

在FPGA 开发中，仿真（Simulation）是指在硬件电路真正部署到 FPGA 之前，通过计算机软件来模拟 FPGA 设计的功能和时序，以验证设计的正确性。仿真主要用于调试 RTL 代码（Verilog/VHDL/SystemVerilog）和验证逻辑功能，避免在实际硬件上调试时可能遇到的高昂成本和复杂问题。仿真通常分为功能仿真（Functional Simulation）和时序仿真（Timing Simulation）两大类。

Verilog 是一种硬件描述语言（HDL），用于描述和设计数字电路。组成，每个模块表示一个硬件单元，具有输入和输出端口。组合逻辑直接由输入信号决定输出信号，不依赖时钟。用于验证 Verilog 设计的正确性。语句在仿真时执行一次，常用于仿真测试。时序逻辑依赖时钟信号，通常使用。Verilog 代码通常由。

在信息论中，联合熵和条件熵是两个与随机变量和概率分布相关的重要概念，用于衡量不确定性和信息量。

信息和熵是信息理论中的两个关键概念，由克劳德·香农（Claude Shannon）在20世纪中期首次提出。这些概念用于描述和量化信息的传输、存储和处理。