<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[syrg520的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/syrg520</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; syrg520]]></copyright><item><title><![CDATA[Visual Studio根安装路径不能与共享安装路径]]></title><link>https://blog.youkuaiyun.com/syrg520/article/details/134600297</link><guid>https://blog.youkuaiyun.com/syrg520/article/details/134600297</guid><author>syrg520</author><pubDate>Fri, 24 Nov 2023 18:50:27 +0800</pubDate><description><![CDATA[安装Visual Studio Community 2019时，因安装路径遇到的几个问题。
IDE默认安装路径在C盘，最开始我只在D盘创建了一个路径，于是出现警告：根安装路径不能与共享安装路径重叠，
然后在该路径下创建一个文件放缓存包，又出现警告：无法在非空目录安装visual studio，

最后创建三个文件，分别对应三个路径，OK，继续按照提示安装
我们对Markdown编辑器进行了一些功能拓展与语法支持，除了标准的Markdown编辑器功能，我们增加了如下几点新功能，帮助你用它写博客：撤销：Ctrl]]></description><category></category></item><item><title><![CDATA[ZYNQ启动配置流程]]></title><link>https://blog.youkuaiyun.com/syrg520/article/details/108267224</link><guid>https://blog.youkuaiyun.com/syrg520/article/details/108267224</guid><author>syrg520</author><pubDate>Sun, 10 Jan 2021 23:51:27 +0800</pubDate><description><![CDATA[ZYNQ在JTAG模式下配置时，打开Vivado软件，对PL部分进行编辑设置后，讲硬件信息导入到SDK中，再对PS部分编程设计，最后将Vivado中生成的.bit文件和SDK中生成的.elf文件下载到ZYNQ开发板上
        在没有在没有JTAG的情况下，就需要通过PS处理器ARM来实现对PL和PS的配置，除过本文的Flash启动还可以采用SD卡启动。]]></description><category></category></item><item><title><![CDATA[.coe文件初始化ROM并建立ROM的IP核的步骤]]></title><link>https://blog.youkuaiyun.com/syrg520/article/details/108274336</link><guid>https://blog.youkuaiyun.com/syrg520/article/details/108274336</guid><author>syrg520</author><pubDate>Mon, 31 Aug 2020 09:24:03 +0800</pubDate><description><![CDATA[在Vivado中，ROM的IP核生成需要初始化文件，这个初始化的文件就是.coe文件（在Altera产品中这个初始化文件好像是.mif）。当coe文件中的数值少时可以手动编写，当需要的数据量大时，可以借助Matlab生成。下面介绍利用Matlab产生.coe文件格式和在vivado环境中建立ROM的IP核的步骤。
1.MATLAB代码：
width=8;   %rom中数据的宽度
depth=256; %rom的深度
y=0:255;   
y=fliplr(y); %从左到右翻转阵列，数据顺序为255,2]]></description><category></category></item><item><title><![CDATA[使用Vivado的Block Design详细步骤]]></title><link>https://blog.youkuaiyun.com/syrg520/article/details/108272368</link><guid>https://blog.youkuaiyun.com/syrg520/article/details/108272368</guid><author>syrg520</author><pubDate>Fri, 28 Aug 2020 09:49:12 +0800</pubDate><description><![CDATA[1.选择创建Block Design并命名

2.点击Add IP,并选择ZYNQ7

3.双击 ZYNQ Processing System,打开 ZYNQ 系统的配置界面
1)PS_PL 页面提供了 PS 到 PL 的相关接口配置信息以及 PS 部分一些配置信息；
2)Peripheral I/O Pins 页面主要是对一些通用外设接口的配置；
3)MIO Configruation 页面主要是对 MIO 已经EMIO 的分配控制；
4)Clock Configruation 页面主要是对 PS 端时钟]]></description><category></category></item><item><title><![CDATA[Vivado建立新工程详细步骤(vivado 2016.4)]]></title><link>https://blog.youkuaiyun.com/syrg520/article/details/108267293</link><guid>https://blog.youkuaiyun.com/syrg520/article/details/108267293</guid><author>syrg520</author><pubDate>Fri, 28 Aug 2020 09:45:57 +0800</pubDate><description><![CDATA[1.新建工程选择Greate New Project,点击NEXT，（打开已经建立好选择Open Project）

2.这里写工程名及工程路径

3.选择RTL级工程

4.选择自己使用的ZYNQ型号，然后finish

5.添加文件

6.此处选择建立设计文件，再选择建立约束文件，然后新建文件或者添加已经相应建立好的文件（如需其他文件也可相应建立）

7.新建文件后，写文件名

8.点击OK,再点击Yes.（此处添加输入输出引脚，也可以在文件中自己编写）

9.到这里，新工程的建立完成

...]]></description><category></category></item></channel></rss>