AD19 DRC 时弹出 Design contains shelved or modified (but not repoured) polygons

最新推荐文章于 2024-09-22 19:25:50 发布
最新推荐文章于 2024-09-22 19:25:50 发布
阅读量2.6w 收藏 29
点赞数 21
CC 4.0 BY-SA版权
分类专栏： AD19 文章标签： AD19
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/syf6568362/article/details/96562068
本文介绍了解决在电路板设计过程中遇到的DRC检查时提示有关修改过的铺铜的问题。通过使用“工具—铺铜—铺铜管理器”来删除并重新运行DRC，可以有效解决此问题。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

板子画好后，运行DRC,弹出 Design contains shelved or modified (but not repoured) polygons

显示板子上有修改过的铺铜。

解决方法:    工具---铺铜---铺铜管理器

把上面显示的铺铜全部删除，重新运行DRC，错误消失。

规则检查报错：Your board contains 1 shelved polygon - copper connectivity will not be reported correctly. U
weixin_42499230的博客
03-04 144
Your board contains 1 shelved polygon - copper connectivity will not be reported correctly. Unshelve polygons and re-run DRC check before producing manufacturing outputs.
ad19电气规则检查_AD中DRC规则检查中英文对照
weixin_39974409的博客
12-19 2374
Ⅰ：Error Reporting 错误报告A：Violations Associated with Buses 有关总线电气错误的各类型(共12项)◆bus indices out of range 总线分支索引超出范围◆Bus range syntax errors 总线范围的语法错误◆Illegal bus range values 非法的总线范围值◆Illegal bus definiti...
ad18报错：Design contains shelved or modified (but not repoured) polygons.
创世纪GENESIS
01-27 3484
因为ad默认了不自动铺铜，修改了板子后，铺铜的形状当然就不一样了，如果稍微有一点改动，就实时重新铺铜，可能会浪费软件资源。ad默认不重新铺铜，重新铺铜前，如果这个时候点击了drc，会报错。标示的大概含义就是你板子存在被修改的敷铜 但是你没有重新灌铜他 被搁置在那边，你需要重新对这些搁置的敷铜重新灌铜下 这样再DRC下就可以了。我是在铺铜后修改了板子，提示了这个错误，重新铺铜后就没有这个报错了。为什么修改了板子要重新铺铜？
Design contains shelved or modified (but not repoured) polygons. The result of DRC is not correct.
嵌入式技术博客
03-21 8571
Design contains shelved or modified (but not repoured) polygons. The result of DRC is not correct. 设计包含搁置或修改（但不重新放置）的多边形。DRC的结果是不正确的。 原因分析： 出现这样报错的，可以在AD的PCB界面看到报警的地方在哪里，如下图 报警的地方有2个： 1.丝印与焊盘之间的距离报警 2.丝印与丝印之间或者丝印本身距离报警 解决方法：在规
design contains shelved or modified (but not repoured) polygons. the result....继续铺铜还是报警，解决方案如下：
qq_45903403的博客
08-31 6686
当AD21中出现：“design contains shelved or modified (but not repoured) polygons. the result of drc is not correct. recommended to restore/repour all polygons and proceed with drc again”此时的报警为还有一些铜被搁置了，此时解决方案是：右键→铺铜操作→铺铜管理→选择不用的铜皮删掉；......
Altium Designer 19 错误警告 Design contains shelved or modified (but not repoured) polygons
热门推荐
weixin_45117564的博客
12-15 2万+
如遇到该问题 铺过铜或者未铺铜时运行DRC检查弹出该警告： Design contains shelved or modified (but not repoured)polygons. The result of DRC will not be correct. Would you like to continue? Note:recommended to stop DRC and rest...
AD18运行PCB DRC显示一处警告， Design contains shelved or modified (but not repoured) polygons.
Lonecheat的博客
03-30 6755
AD18运行PCB DRC显示一处警告： Design contains shelved or modified (but not repoured) polygons. The result of DRC is not correct. Recommended to restore/repour all polygons and proceed with DRC again Polygon na...
【AD那些事 3 】AD中遇见错误：design contains shelved or modified (but not repoured) ........ 的解决方案
weixin_59322674的博客
09-10 571
AD中遇见错误：design contains shelved or modified (but not repoured) ........ 的解决方案
第一章 Altium Designer 19软件概述_AD19_AltiumDesigner_
10-03
在AD19中，电气规则检查（ERC）和设计规则检查（DRC）是确保设计符合规范的重要工具。ERC检查电路的电气连接，而DRC则检查物理布局是否符合预设规则。熟练掌握这两项检查，可以及时发现并修正设计中的错误。 最后，...
STC单片机MCU AD（AltiumDesign）封装库集成库
08-14
STC单片机MCU AD（Altium Design）封装库集成库是电子设计自动化（EDA）领域中的一个重要资源，主要用于电路板设计。Altium Designer是一款强大的PCB设计软件，它集成了原理图捕获、PCB布局、信号完整性分析等多种...
Altium Designer 19.1 官方教程.pdf
06-29
Altium Designer 19.1 官方教程 Online Documentation for Altium Products - From Idea to Manufacture - Driving a PCB Design through Altium Designer - 2018-02-09.pdf
ad运行检测工具可以检查AD运行是否有问题
04-25
检查AD域同步是否有误，很好用的微软工具，按照教程使用。
AD敷铜报polygon not repour after edit[已解决]
ztis0520的专栏
08-07 3969
AD敷铜报polygon not repour after edit怎么办
【AD24报错】PCB铺铜时出现 Modified Polygon: Polygon Not Repour After Edit 错误的解决方案（如何开启自动铺铜）
weixin_50499137的博客
09-22 3367
PCB铺铜时出现Modified Polygon: Polygon Not Repour After Edit （NET ###） on Top Layer，这表明在PCB中，顶层（Top Layer）上有一个修改过的多边形（可能是铺铜区域），并且在编辑后没有进行重新灌铜操作。这可能是由于在 PCB 设计过程中，手动改对铺铜多边形区域进行了修改，但未触发自动重新灌铜功能，或者设计者选择手动控制灌铜操作。
Deleting a changelist with shelved files
Augusdi的专栏
04-11 2538
Information ProblemA changelist cannot be deleted if it contains shelved files. For example:p4 change -d 523 Change 523 has shelved files associated with it and can't be deleted.How can I delete a c
关于AD(Altium Designer)-遇到Modified Polygon或者类似“引脚粘连”现象-2021-08-13
qq_22146161的博客
08-16 1万+
关于Altium Designer遇到Modified Polygon和类似“引脚粘连”现象 叙述观察现象问题描述如何修改总结 叙述 最近使用AD画板子的时候，完成布线后，覆铜的时候出现一系列现象，弄了半天才解决，这个问题值得记录并且供以参考。 参考 ：根据下列文章已经提供一部分解释和解决方法了，本人在调试过程中，发现引发的其他现象。 https://blog.youkuaiyun.com/qq_41917817/article/details/106048466 软件 ：Altium Designer19.0.4
第六章 PCB 的 DRC 检查、拼版设计及资料输出
果子狸PLG的小窝
09-02 4367
第六章 PCB 的 DRC 检查、拼版设计及资料输出 6.1 DRC 的检查及丝印的调整 进入 PCB 文件（PcbDoc）。 DRC（Design Rule Check） 检测：通过 DRC 检测，检查是否达到设计时的各项指标； · 启动 DRC：菜单栏中的工具（Tools）- 设计规则检查（Design Rule Check），弹出设计规则检查器； · 检查电气规则：需要勾选 Rules To Check（待检查的规则）- Electrical（电...
AD13铺铜过孔
最新发布
03-19
### Altium Designer 13 中铺铜与过孔设计的方法 在 Altium Designer 13 (简称 AD13) 中，铺铜和过孔的设计是一个重要的环节，直接影响到电路板的电气性能以及制造可行性。以下是关于如何高效完成铺铜并合理设置过孔的相关方法。 #### 铺铜操作流程 为了实现高效的铺铜，在 AD13 中可以利用 **铺铜管理器** 来简化这一过程。具体步骤如下： - 使用菜单栏中的 `Tools -> Plane -> Polygon Pour` 创建一个新的多边形铺铜区域[^1]。 - 在创建过程中，确保勾选选项 `Pour Over All Same Net Objects`，这一步骤能够使铺铜覆盖同一网络上的所有对象，从而减少手动调整的工作量。 #### 过孔与铺铜的连接形式 当涉及过孔与铺铜之间的连接时，默认情况下可能会形成十字交叉型连接。如果希望改变这种默认行为，则可以通过规则设置来修改连接形式[^3]。 - 打开规则编辑窗口 (`Design -> Rules`) 并导航至 `PCB Rules and Constraints Editor` 对话框下的 `Electrical` 类别。 - 添加新的规则项，选择 `Connection Style Rule`，定义目标网络（如 GND），并将连接风格更改为 `Direct Connect` 或其他所需模式[^4]。 #### 解决常见错误提示 在实际应用中，有时会遇到 DRC 检查报错的情况，比如 “design contains shelved or modified(but not repoured) polygons”。这类问题通常是因为某些已更改但未重新灌注的多边形存在冲突所致[^2]。 针对上述情况可采取以下措施： 1. 将受影响的铜皮选中并向任意方向轻微移动； 2. 右键单击该区域并执行 `Repour Selected Polygons` 命令以刷新其状态； 3. 如果有必要，还可以恢复原始位置后再重复第二步操作。 #### 示例代码展示 下面提供一段简单的 Python 脚本用于批量更新指定范围内所有元件间的距离约束条件，适用于复杂项目环境下的自动化处理需求。 ```python from __future__ import absolute_import, division, print_function def update_clearance_rule(board): rules = board.GetRules() clearanceRule = rules.AddClearanceConstraint('Custom Clearance') # Set the scope of this rule to apply between specific nets/components. clearanceRule.Scope1.Net.IsNetInSet(['Power', 'Ground']) clearanceRule.Scope2.Net.IsNotNetInSet(['Signal']) # Define minimum spacing value as required by your design standards. clearanceRule.MinSpacing = 8 * 10000 # Value in nanometers. if __name__ == '__main__': from pcbnew import GetBoard active_board = GetBoard() update_clearance_rule(active_board) ```
评论 11
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值