目录
一、新建工程
打开软件 VIVADO,选择第一个栏的Creat Project
然后会出现 VIVADO 新建工程介绍,如下图所示,直接点击“Next”。
此时会出现的是工程文件夹、工程名、顶层模块名设置界面,设置目录为:D:/...,设置完成后点击“Next”。
选择RTL project
在接下来的页面create file;下一个页面点next;再下一个根据FPGA版本选择(下图仅供参考),最后点Finish
弹出界面(初始化代码的作用,可以不写)
二、led.v程序编辑
找到led.v文件,双击打开,输入程序(使用自己的代码也可,主要看流程)
程序具体看:FPGA的初始学习,使用按键控制LED灯闪亮方式。-C文档类资源-优快云下载
三、综合—管脚配置—编译
总的:依次点Run synthesis ——Run implementation——open synthesized design(配置引脚)——Generate bistream(生成比特流)
Run synthesis
等待一会,运行完出现下面界面——选择Run implementation
再等一会,出现以下界面,选择open implemented Design
在左上角 I/O planning 或者菜单栏--window-- I/O port ,打开引脚配置
配置引脚,进行保存 CTRL+S,看到引脚信息pin.xdc
四、连接电路板
先连接电路板
点击Generate bistream生成比特流
到此全部结束,在实验板上可以看到效果啦!