VHDL程序设计的基础知识

superuser007

于 2010-08-26 07:31:00 发布

阅读量4.2k

点赞数 2

CC 4.0 BY-SA版权

分类专栏： FPGA VHDL 硬件开发文章标签： buffer library 语言

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/superuser007/article/details/5839186

本文介绍了VHDL语言的基本元素，包括entity、architecture、configuration等，并重点阐述了VHDL的四种端口模式(IN、OUT、INOUT、BUFFER)及其使用规则。此外，还讲解了实体结构和结构体描述，特别是结构体在描述设计实体逻辑功能和内部电路结构中的应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

还有一周的时间，先把VHDL的知识复习一下，8月30号开始上学校VHDL的课，下载了基本中文的教材，推荐胡小玲讲的VHDL语言基础。

本着简单实用的原则，我摘抄了一些笔记，分享给大家，

1. VHDL语言的五大元素：

a. entity

b. architecture

c. configuration

d. package/package body

e. library

2. VHDL基本结构 - 实体结构

ENTITY 实体名 IS

[GENERIC(类属表说明)；]

[PORT(端口表说明)；]

[实体说明部分；]

END [ENTITY] [实体名]；

&nbs

最低0.47元/天解锁文章

200万优质内容无限畅学

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。