NCVerilog设计秘诀与点评

Linux下NC Verilog的基本使用教程 NC Verilog是Cadence公司开发的Verilog仿真工具,用于验证和调试HDL设计。本文主要对Linux下NC Verilog的基本使用进行了一个简单的介绍 阅读详情

1. * S) ]8 E. K" x% Z
This approach allows completely transparent mixed language, mixed-level, and mixed cycle-event simulations. It also lays the foundation for mixed signal simulations. ' y+ l3 s- ?   E, q
+ C' J9 o+ Y4 C' w   c
2.External Interface:
0 o8 q- I, I2 F4 X* Y
(1) VHDL: VHPI,OMI
$ o% N5 c0 Q3 U3 }. [( Q(2) Verilog: PLI, VPI, OMI
% F9 z9 W1 G( J( [$ y
(Modelsim和VCS也有这个功能)
* q- K- l2 k+ K* D   {. C# t(PLI用的比较多,仿真器一般自带常用的PLI。) 8 s: s: o: u' _. a( y3 k( Z$ y
(如果需要添加 FSDB支持,需要将debussy提供的libpli.dll和libpli.lib拷贝到tools/lib下面)   _/ Z   {; m   X9 X+ ]; t   E7 Y

: H0 o! {3 ?. e! ~4 Y, { 3. After elaboration, Single executable code stream, Affirma NC Simulator; ) P# J) n. h% [" D

+ x7 Z/ ?4 c5 g2 r' O# {3 h4.
' q7 Y3 `3 L5 e* k, i9 /' vCode Coverage ???
: /; V" ]5 {. n9 W, P
- E) S* C* W) F4 k7 Y& _5. Verilog supported: $ e: Y1 k( @: f1 h/ j
(1) OVI 2.0; 3 `8 t0 [- N0 i- o
(2) IEEE 1364;
8 N% _( I, j9 n, [(3) Verilog-XL implementation;
   x1 w2 X9 l/ ]6 a3 w* }! ]( y
" g5 k0 D% A* }3 h- S; q6. NC-Verilog use: Library.Cell:View 0 [" {/ k" r, Z/ _4 }
cds.lib: This file contains statements that define your libraries and that map logical library names to physical directory paths. 7 S   f8 ~# `$ n8 L# h4 j% O+ W
hdl.var:This file defines which library is the work library. ( c3 i7 y6 e/ Y# T, F* q

$ @0 l( X& h- [7. You can write a setup.loc file to change the directories to search or to change the order of precedence to use when searching for the cds.lib and hdl.var files. & T& R$ o6 ]5 ?1 O+ f, [2 a

) j# u/ /" z, i( C8 B8. (仿真器的“构成-步骤”:ncvlog-parse,ncelab-elaborate,ncsim-simulate). {6 n/ o( s% [% u0 w" Q   S& Y
Single-step invocation: ncverilog : a parser called ncvlog; an elaborator called ncelab to build the model, and then invokes the ncsim simulator to simulate the model.
# A9 r/ v5 B6 ~8 JMulti-step invocation: invoke ncvlog, ncelab, and ncsim separately.
% R9 i0 h% z6 F5 h, K4 F8 U=> : G0 K3 k- p: o) A
The cell binding mechanism is the major difference between the two invocation methods.
" `' x% ]. N5 p0 ~
) U) o6 b6 g   I8 V9.ncpack:change the properties of a database to make it read-only or add-only. . E0 l& n1 q2 h) /; p" y3 `9 Y
inca.architecture.lib_version.pak
! ^5 f- N, R2 `7 ?1 C! H   Iinca.sun4v.091.pak
* [- T+ i4 p8 _! Oncls utility: list the objects contained in the library system,
1 w+ k- [% U* u. U
' `& c5 b. s4 ]+ j* o, s10. Library files protect:
. g9 w+ f6 ^9 u   V, L5 j( { (1) file locking mechanism: ncpack -unlock, to unlock a file
* _* Z1 D$ q9 o7 t' q* o(2) signal handling mechanism ensures that any unexpected event, 0 _! X8 i. A( g! F
+ S, C9 P5 r$ J: o0 T0 q) |
11. cdsdoc:
3 }- X, F5 }) k+ p8 Y% ]% bTo invoke the Cadence documentation window 3 a+ e1 M) k3 ?* j# x: L) M% J
tool_name -help
$ H' n& K( ~   e( h( _/ B( cnchelp [options] tool_name message_code ******* ; o' Q' y. D2 q# H   p6 M0 d" h
ncsim> help [help_options] [command | all [command_options]]
7 ]0 Y& M% /7 G4 Y, a
4 P0 C- a$ B8 Y& S& g11. ; R* X" ^& [! O; A- l
NCLaunch is a graphical user interface
( Q% R6 /& v9 t0 c) Enclaunch 3 e$ Q+ J: l3 S; c. O6 F( V
SimVision Waveform Viewer,
; S" O7 Z6 n# |9 U" ?* d* q0 /7 e" _1 i'

数字IC学习:NCVerilog+SimVision(Cadence) 了解ncverilog、irun、xrun之间的关系 了解indago和simvision之间的关系 学习Cadence仿真工具和波形查看工具的基本使用 阅读详情

相关推荐

在cadence中进行sdf文件的反标及并进行数模混仿

3.在Main-Include Option Settings-Libraries Files/Directories下面加载上面说到的两个.v文件(综合文件和工艺库器件文件),其他默认点击OK;最近在做一个数模混合电路的流片工作,数字部分综合后会生成一个.sdf(标准延时格式)文件,正常来说应该是要在vcs软件上进行电路延时的反标,但由于我的电路需要信号在数字模块和模拟模块中来回循环多次,因此,打算在cadence中完成sdf文件反标,进行数模混合仿真。1.综合生成的电路网表的.v文件;

WSBHX的博客 3280

cadence数模混合仿真反标sdf

数模混合IC设计时经常要调用一些Verilog模块(最简单的例如SPI接口),在前仿时一般直接用rtl代码来仿真,但是后仿时要关注因寄生带来的延迟,避免这些额外的延迟导致时序错误,因此不能简单地采用RTL来仿真。 一般有两种办法:1是采用由RTL综合得到的门级电路来仿真,这种方法比较简单,但是缺点是规模较大,而且只包括门延迟不包括因版图导致的线延迟;如果想要仿真更精细,就要对该这部分门电路提取寄生参数; 另一种方式是利用sdf文件(standard delay format)来进行仿真。后端工具在布局布

长河柱天的博客 7275

NC-verilog仿真详解(持续更新)

着实是苦恼啊!找半天找不到NC-verilog仿真好的教程,那么~只能自己动手了!

weixin_42123710的博客 8841

nc-verilog 实例学习

这个手册将向你介绍使用 NC-Verilog simulator 和 SimVision。 本文使用的是一个用 Veilog 硬件编程语言编写的一个饮料分配机,通过这个例 子你将学会nc-verilog的基本使用方法

IRUN读书笔记

IRUN最简的简介,包含了非常有用的option介绍

SAP CEWB 高效批量调整工艺路线与BOM的实战指南

本文详细介绍了SAP CEWB工具在批量调整工艺路线与BOM中的高效应用。通过实战案例和操作指南,帮助制造业企业快速掌握批量修改技巧,显著提升工作效率,避免手工操作带来的错误和耗时。特别适合需要频繁更新工艺路线和BOM的企业用户。

weixin_42524708的博客 399

Word多级标题出现黑块的解决思路(word 数字必须介于1-1638之间)

遇到多级目录出现黑块问题,看到一篇博客完美解决,在此记录。

AI_Optimization的博客 3716

新手避坑指南:从GEO数据库下载单细胞测序数据的5个关键步骤(附实操截图)

本文为单细胞测序数据下载新手提供5个关键避坑步骤,涵盖数据搜索准备、样本量评估、文件选择决策、元数据诊断及高效下载技术。通过实操截图和代码示例,帮助研究者快速锁定GEO数据库中的优质单细胞测序数据,避免常见错误。

weixin_30296405的博客 675

TwinCAT3 实时核异步通信:基于ADS的C++ Server/Client数据交换实战解析

本文深入解析了在TwinCAT3实时核中,如何利用ADS协议实现C++ Server与Client之间的异步数据交换。文章从核心概念入手,详细阐述了实时核、ADS通信及异步机制,并通过实战步骤指导环境搭建、路由配置、Server端服务创建与Client端请求发起,重点剖析了Req/Ind/Res/Con异步回调模型,旨在帮助开发者构建高效、非阻塞的实时工业控制应用。

purple的博客 469

配置oem 13c以监控管理数据库

使用oem13c监控数据库

雅冰石的专栏 1812

【100%通过率】2023华为od机试C卷【电脑病毒感染】C++ 实现

一个局域网内有很多台电脑,分别标注为 0 ~ N-1 的数字。相连接的电脑距离不一样,所以感染时间不一样,感染时间用t 表示。其中网络内一台电脑被病毒感染,求其感染网络内所有的电脑最少需要多长时间。如果最后有电脑不会感染,则返回-1.

MISAYAONE的博客 1727

应用商店评论分析实战:Python逆向工程破解Google Play加密接口与NLP建模

在移动互联网时代,应用商店中的用户评论成为了开发者优化应用、提升用户体验的重要依据。然而,Google Play等应用商店对评论数据进行了加密处理,直接爬取难度较大。本文将介绍如何使用Python逆向工程破解Google Play的加密接口,实现对应用商店评论的实时采集,并结合NLP(自然语言处理)技术进行情感分析和主题建模,为开发者提供有价值的数据支持。

u014481728的博客 1349

静态时序分析—伪路径(set_false_path)

set_false_path应用场景

m0_61544122的博客 2万+

WINCC7.3破解文件

WINCC7.3硬件够破解文件,有需要的下载!WINCC7.3硬件够破解文件,有需要的下载!

STM32F407中文手册

STM32f407中文手册 本参考手册面向应用开发人员,提供有关使用 STM32F405xx/07xx、STM32F415xx/17xx、 STM32F42xxx 和 STM32F43xxx 微控制器存储器与外设的完整信息。STM32F405xx/07xx、STM32F415xx/17xx、STM32F42xxx 和 STM32F43xxx 构成一个微 控制器系列,各产品具有不同的存储器大小、封装和外设。有关订购信息以及器件的机械与电气特性,请参见数据手册。有关 ARM Cortex™-M4F 内核的信息,请参见《Cortex™-M4F 技术参考手册》。

计算机控制技术及应用

《计算机控制技术及应用》通过总结作者的科研成果和吸收国内外的先进理论、方法和技术,以计算机控制系统的网络化、开放化、智能化和集成化发展趋势为主线索,主要介绍计算机控制系统的基本概念和计算机控制系统的典型形式,计算机控制系统的数学描述与基本分析方法,以及数字PID控制器、最少拍控制系统、达林算法、状态变量设计法等设计方法及其各种改进算法。重点突出计算机控制系统输入输出通道接口的设计方法和典型控制系统的设计案例与实现方法等。

jdk-8u144-linux-x64.tar.gz.

该资源为搭建Linux系统Java环境用,资源的后缀为tar.gz格式的压缩包

上一篇: NC-verilog一些命令选项
下一篇: gvim使用技巧翻译
study16
博客等级 码龄18年 18粉丝 55原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值