48、适用于 100Gbps 数据传输的高吞吐量展开式 ZUC 核心

适用于 100Gbps 数据传输的高吞吐量展开式 ZUC 核心

一、引言

随着 4G 网络的发展，高速高吞吐量数据传输对保密性和数据完整性的需求急剧增长。自 2010 年 6 月 IEEE 802.3ba 以太网标准提出以来，100Gbps 带宽的数据传输得到广泛应用。因此，设计一个高吞吐量的 ZUC 加密和解密核心，为高吞吐量数据传输提供高效的数据保护具有重要意义。

FPGA（现场可编程门阵列）和 ASIC（专用集成电路）是常用的密码学硬件实现设备。目前，有一些学术研究致力于在 FPGA 和 ASIC 上实现 ZUC 以提高吞吐量。常见的方法有两种：一是应用流水线技术缩短关键时序路径；二是采用展开技术，输出 64 位或 96 位的密钥流。

在 FPGA 方面，一些研究专注于缩短 ZUC 硬件实现中的关键时序路径来提高吞吐量。例如，Liu 等人提出了一个四阶段流水线架构，但仅应用于工作阶段。在 ASIC 方面，Gupta 等人提出了一个三阶段流水线架构，性能为 29.4Gbps；Liu 等人提出了混合两阶段流水线架构，性能达到 80Gbps，但频率接近 2.5GHz，这在 65nm 技术中过高，可能导致设计不稳定。此外，Gupta 等人提出的展开式 ZUC 并未有效提高吞吐量，反而因最终流水线阶段的自反馈环路导致关键时序路径过长。

本文提出了两种优化技术：计算重调度和单反馈初始化，以提高吞吐量。结合这些技术，我们提出了两种展开式架构：x2 - ZUC 和 x3 - ZUC，它们在 FPGA 和 ASIC 上都显著提高了性能。新架构在 Virtex - 5 FPGA 上的性能比之前的设计至少高 63.5%，在 65nm 技术的 ASIC 上最佳性能可达 100G