FPGA逻辑设计--组合逻辑设计

最新推荐文章于 2025-04-06 20:30:21 发布
最新推荐文章于 2025-04-06 20:30:21 发布
阅读量802 收藏 11
点赞数 8
CC 4.0 BY-SA版权
分类专栏： FPGA逻辑设计基础 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ssh18581030544/article/details/135600831
本文探讨了组合逻辑的工作原理，强调其无记忆特性和时间延迟。讨论了逻辑级数的概念，指出过大的逻辑级数可能导致采样失败。还解释了竞争冒险和毛刺现象，以及如何通过寄存器同步和信号延迟同步法来解决这些问题，特别是状态机在信号延迟控制中的应用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

声明：

本博客参考学习正点原子教程，用做个人学习笔记以及帮助他人学习，不做其他用途，后续根据学习深度的增加进行知识的补充，也欢迎各位大佬指点传授知识。

什么是组合逻辑

之前的理解

组合逻辑就是使用wire对信号进行定义，使用assign进行赋值输出或者在always块中根据某些信号的电平的变化（一般自动匹配always块中需要捕获的信号量）产生不同的输出。

现在的理解

  • 组合逻辑中，某一信号的输出只与当前时刻的输入有关，与之前的输入没有任何关系，组合逻辑电路没有记忆功能，没有反馈环路
  • 组合逻辑电路是有时间延迟的，也就说组合逻辑的输入变化到输出变化之前是有时间的，不同的组合逻辑电路延迟不一样，逻辑级数也可能不一样

问题来了，什么是逻辑级数？

逻辑级数就是组合逻辑的深度，可以理解为输入到输出经过的组合逻辑单元的个数，比如输入信号经过一个与门和一个非门那就是2级，算两级门延迟

逻辑级数太大会有什么问题？
  • 如果电路是一个寄存器 – 组合逻辑 – 寄存器
  • ![[Pasted image 20240104210552请添加图片描述
  • 如果组合逻辑的部分总的延迟大于一个时钟周期，会造成后端的寄存器无法采集到数据，导致采样失败，所以逻辑级数不能太大
  • 一些典型的时序问题大多是由于逻辑级数太大引起的，需要进行优化，减少逻辑级数

问题又来了，既然延迟不同，而且

最低0.47元/天 解锁文章

200万优质内容无限畅学
FPGA零基础学习：数字电路中的组合逻辑
05-22 417
大侠好，欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。 系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容，学习FPGA设计方法及设计思想的同时，实操结合各类操作软件，会让你在技术学习道
FPGA中的组合逻辑设计：原理、流程与优化策略
kiingking的博客
07-14 691
在FPGA（Field-Programmable Gate Array）设计中，组合逻辑电路是非常基础且重要的组成部分。组合逻辑电路的特点是其输出完全取决于当前的输入，而不会受到历史输入的影响，因为它们不包含任何记忆单元。这与时序逻辑电路形成对比，后者会依赖于存储元件来保持状态。
FPGA之组合逻辑与时序逻辑
weixin_45962327的博客
03-26 1252
FPGA之组合逻辑和时序逻辑
FPGA基础知识----第三章 第5节 功能描述-组合逻辑
Royalic的博客
11-07 7609
第5节 功能描述-组合逻辑 5.1 程序语句 5.1.1 assign 语句 assign 语句是连续赋值语句，一般是将一个变量的值不间断地赋值给另一变量，两个变量之间就类似于被导线连在了一起，习惯上当做连线用。 assign 语句的基本格式是： assign a = b （逻辑运算符） c …; assign 语句的功能属于组合逻辑的范畴，应用范围可以概括为一下几点： （1）持续赋值； （2）连线； （3） 对 wire 型变量赋值， wire 是线网，相当于实际的连接线，如果要用 assign 直接连接
FPGA知识-时序组合逻辑
tloml
07-21 3054
FPGA知识-时序组合逻辑组合逻辑时序逻辑同步时序异步时序小结 组合逻辑 在FPGA中，输出是由输入信号实时的状态决定的，也就是说，当我们的输入信号发生改变，输出信号立马就发生改变，这种逻辑就被称之为组合逻辑，这种很容易理解，我们可以带着代码看： assign a = b; //对于这种，就是属于组合逻辑，a的状态完全有此时的b决定，当b改变的瞬间，a也随之改变。 always @(*) begin a <= b; //很多人可能刚刚开始学习FPGA的时候，认为这种always块是属于时序逻辑，不，
记录FPGA学习——组合逻辑
weixin_63000012的博客
10-21 2269
如图所示为一个2选1多路选择器，开关由一根控制线 s 控制。s 选择两个输入中的的一个作为输出，即输出 y 的逻辑值和被选中的那个输入的逻辑值相同。根据逻辑表达式确定输入数据方式和输出显示数据方式如下表：（利用LED灯来显示输入输出结果）由真值表可以分析得到输出与输入的逻辑方程。verilog实现代码如下：（利用一位加法器的模块，连续调用四次，实现四位加法器）4bits 超前进位加法器计算，并将得到的进位数据，传递到高四位的4bits。可以看出，各级全加器的进位信号与输入信号有关，且仅与。
FPGA课程设计-时间日期程序设计
12-30
在本"FPGA课程设计-时间日期程序设计"项目中，我们深入探讨了如何利用Field-Programmable Gate Array（FPGA）技术实现一个能够显示并更新当前时间与日期的系统。这一设计对于学习FPGA的基本原理及其在实际应用中的...
数字电路逻辑设计-可编程逻辑器件及其应用(共67张PPT).pptx
11-14
【数字电路逻辑设计-可编程逻辑器件及其应用】 在数字电路设计中，可编程逻辑器件（PLD）扮演着至关重要的角色，它们允许设计者根据特定需求定制逻辑功能，极大地提高了设计灵活性和效率。本篇内容主要介绍了四种...
FPGA课程设计-电子门锁的设计
08-28
本项目“FPGA课程设计-电子门锁的设计”聚焦于利用FPGA进行电子门锁系统的实现，采用Verilog硬件描述语言编写代码。Verilog是一种广泛用于数字系统设计的语言，它可以用来描述从低级门电路到高级系统的行为和结构。 ...
FPGA逻辑设计指南
11-12
《FPGA逻辑设计指南》是一本深入浅出的教程，主要涵盖了数字电路基础知识以及FPGA设计的核心技术。这本书由阿东，即“原子哥”撰写，他通过在线教学平台www.yuanzige.com以及开源电子网论坛www.openedv.com为读者...
FPGA入门（3）：组合逻辑
zdb
11-14 1071
译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。：主要是组合逻辑电路，用于产生FIFO或RAM的读写控制信号脉冲，但它同时也用于在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。从电路本质上讲，组合逻辑电路的特点是输出信号只是当前时刻输入信号的函数，与其他时刻的输入状态无关，无存储电路，也没有反馈电路。
FPGA设计经验谈（组合逻辑）
07-22
FPGA设计经验，感觉挺好的。FPGA的一些资料，希望对大家有所帮助。
FPGA中组合逻辑和时序逻辑的区别
07-13
数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。 1．组合逻辑概念组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关，不涉及对信号跳变沿的处理，无存储电路，也没有反馈电路。通常可以通过真值表的形式表达出来。 2．组合逻辑的Verilog HDL 描述根据组合逻辑的电路行为，可以得到两种常用的RTL 级描述方式。第一种是always 模块的触发事件为电平敏感信号列表；第二种就是用assign 关键字描述的数据流赋值语句。 （1）always 模块的敏感表为电平敏感信号的电路always模块的敏感列表为所有判断条件信号和输入信号，但一定要注意敏感列表的完整性。在always 模块中可以使用if、case 和for 等各种RTL 关键字结构。由于赋值语句有阻塞赋值和非阻塞赋值两类，建议读者使用阻塞赋值语句“=”。always 模块中的信号必须定义为reg 型，不过最终的实现结果中并没有寄存器。这是由于在组合逻辑电路描述中，将信号定义为reg型，只是为了满足语法要求。 （
FPGA组合逻辑设计
最新发布
2302_77948235的博客
04-06 951
组合逻辑电路在数字电路领域中占据着举足轻重的地位，其特性鲜明，理解这些特性是深入掌握数字电路设计的关键。
FPGA学习之组合逻辑 与时序逻辑
xqmoo8的专栏
07-04 6088
组合逻辑电路： 1.在数字电路中，任何时刻输出信号的稳态值仅决定于该时刻各个输入信号取值的组合，而与先前状态无关的逻辑电路叫组合逻辑电路。组合逻辑电路的输入信号和输出信号常常不止一个，组合逻辑电路框图如图2-24所示，其输出信号的一般表达式可以写为 Li=?(A1，A2，…An)  (i=1，2，…,m) 2.组合逻辑电路的特点：  (1)输出输入之间没有反馈延迟通道。  (2)电路中不含记
FPGA-1 组合逻辑和时序逻辑
微微 -------
03-09 476
verilog的组合逻辑和时序逻辑
FPGA入门大串讲之003.组合逻辑
qq_37000411的博客
04-24 927
003.组合逻辑 文章目录003.组合逻辑一、门级逻辑二、选择器、比较器三、运算逻辑四、组合逻辑--verilog五、不可综合的verilog代码六、组合逻辑--时序七、组合逻辑--竞争和冒险(一)原因和现象(二)怎么办(三)解决方法 一、门级逻辑 将这些门级逻辑依次记为逻辑1、逻辑2、逻辑3、逻辑4、逻辑5，方便在“四、组合逻辑–verilog”使用。 二、选择器、比较器 将这些门级逻辑依次记为逻辑6、逻辑7，方便在“四、组合逻辑–verilog”使用。 三、运算逻辑 本质上，运算逻辑均是由与门、非
FPGA学习——组合逻辑和时序逻辑
qq_44982210的博客
12-19 1181
FPGA学习——组合逻辑和时序逻辑
FPGA中推荐的HDL设计方法之组合逻辑
taidaohualang的博客
07-20 1195
现在FPGA应用以及达到了ASIC级别的性能和复杂程度。在一个复杂的系统设计开发中，好的设计方法会对FPGA上系统的可靠性，逻辑资源利用率，及时序性能产生巨大的影响。即使重新定位到不同的系列或速度等级，编码良好的设计也能以可预测和可靠的方式运行。良好的设计实践也有助于FPGA和ASIC实现之间原型设计和产品的移植。 为了在使用Altera器件进行设计时获得最佳性能，可靠性和更快的上市时间，您应遵...
FPGA组合逻辑毛刺消除与高速稳定设计策略
在数字逻辑设计中，特别是应用FPGA（现场可编程门阵列）技术时，组合逻辑电路设计是极其重要的一环。组合逻辑电路能够根据当前输入立即产生输出，无需存储元件。然而，在某些情况下，由于信号在逻辑门中传播时延的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

啥都不会的研究昇

你的鼓励是我最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值