Quartus Ⅱ调用modelsim仿真时报错及解决方法（verilog）

最新推荐文章于 2025-02-28 11:49:42 发布
原创 最新推荐文章于 2025-02-28 11:49:42 发布 · 7.4k 阅读 · 10 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#verilog #quartus #modelsim #常见错误

本文介绍了解决Quartus中测试平台加载失败的问题，主要原因是设置中的测试平台名称与实际使用的测试模块名称不符。通过确保两者名称一致可以解决此问题。
部署运行你感兴趣的模型镜像

1.

# ** Error: (vsim-3170) Could not find 'C:/Users/acer/Desktop/processor/simulation/modelsim/rtl_work.prco_tb'.

#

# Error loading design

错误原因：Quartus中assigments>settings>simulation中的testbench名与实际测试模块的模块名不相同，改正即可。

您可能感兴趣的与本文相关的镜像

ACE-Step

ACE-Step

音乐合成
ACE-Step

ACE-Step是由中国团队阶跃星辰（StepFun）与ACE Studio联手打造的开源音乐生成模型。 它拥有3.5B参数量，支持快速高质量生成、强可控性和易于拓展的特点。 最厉害的是，它可以生成多种语言的歌曲，包括但不限于中文、英文、日文等19种语言

quartus与modelsim联合仿真时出现错误# Error: Error loading design #Pausing macro execution，一种解决思路
Joseph Wen的博客
03-29 1万+
最近在学习FPGA的时候，在使用quartus与modelsim联合仿真时总是出现错误# Error: Error loading design #Pausing macro execution，如下图： 在网上查看了许多的博客，都不能解决我的问题，一一排除既不是因为test bench的名字设置的与.vht文件的顶层实体名字不匹配的原因，也不是文件未被包含且未加入工程的原因。后来野火的客服告诉我可能是modelsim软件安装目录有问题，我就查看了一下软件安装目录： 安装目录没有中文或中文字符.
【Modelsim常见问题】Error: (vsim-3170) Could not find
zgmxs的专栏
02-13 2万+
**Error: (vsim-3170) Could not find '……simulation/modelsim/rtl_work.HEX4_tb'. Error loading design 问题原因 testbench文件名与其中module 后紧跟的名称不匹配，如下图文件名为HEX4_tb，而实际文件中的module名为HEX_tb： 而在设置testbench链...
Modelsim仿真问题归纳
miffywm的博客
07-08 2355
1 命令行窗口打印Waiting for lock 问题： 使用modelsim时，命令行窗口打印如下，导致仿真无法进行下午： 原因： 猜测可能是破解的问题，具体原因不确定 解决方法： 删除work目录下的_lock文件，可以删除整个work目录重新执行仿真脚本即可 ...
quartus执行时序仿真时调用Modelsim程序错误：Error:Can’tlaunch the ModelSim-Altera software
ixue
09-14 5619
Error:Can’tlaunch the ModelSim-Altera software – the path to the location of theexecutables for the ModelSim-Altera software were not specified or theexecutables were not found at specified path.- quartus执行时序仿真时调用Modelsim程序错误
quartus II 中解决无法使用ModelSim的问题（库文件无法打开）仿真报错 Error: (vsim-19) Failed to access library 的问题
m0_73751696的博客
10-04 2441
2.进行相关设置，值得一提的是最后的Output directory 的目录就是simulation里面的qsim。1.先打开上方任务栏 TOOLS-点击Launch Simulation Library Compiler。然后点击该页面最底下的的Start Compilation后再返回方针页面尝试。这是我在配置过程中遇到的问题并已经成功解决，希望能同样帮助到你，祝你好运。3.如果依旧不能成功，返回点击Tools-Options。你需要确保Modelsim的路径已经配置。
用 Quartus Ⅱ 调用 ModelSim 联合仿真
qq_41270858的博客
11-23 537
以4选1多路选择器为例： Verilog描述（用case语句） module data_selector41(sel,in,out); input [1:0] sel; input [3:0] in; output out; reg out; //若括号里均为0，则out必为0，完全可以不执行always语句 always @(sel or in) begin case({sel[1],sel[0]})
Quartus II调用ModelSim进行仿真方法1
08-08
以下是使用Quartus II调用ModelSim SE进行仿真的详细步骤： 1. **创建工程和添加IP CORE**： 首先，在Quartus II中新建一个工程，并根据需求添加相应的IP CORE。这一步骤是设计的基础，确保所有必要的逻辑模块都已...
在Quartus中调用Modelsim进行仿真.pdf
08-15
在Quartus II中，我们可以调用ModelSim进行仿真，以便更好地验证我们的设计。 首先，让我们了解一下Quartus II和ModelSim的相关设置。在Quartus II中，我们需要指明仿真工具及其路径，这可以在EDA Tool Options选项...
QUARTUS PRIME 调用 MODELSIM仿真的步骤
q35104943的博客
03-20 1万+
QUARTUS PRIME 调用 MODELSIM仿真的步骤 用了一天的时间解决的仿真问题，分享给大家，节约点时间少走点弯路吧，用的是ALTERA的官网上的免费版本，大家一起沟通交流吧。 1.创建时选取modelsim altera 2.点击编译和运行 3.点击tools–options–EDA TOOL options 将modelsim altera 的文件执行路径添入（路径一般是modelsim_ase\win32alo...
Quartus II 调用 ModelSim 仿真教程
"Quartus II 调用 ModelSim 进行仿真是 FPGA 开发中的常见步骤，本文档提供了一种在 Altera Quartus II 7.0 版本中实现这一操作的方法。虽然相比 Xilinx ISE，Quartus II 的调用流程较为复杂，但通过以下步骤可以...
modelsim直接打开没问题，但是用quartus联合仿真打开后报错unable to check license
最新发布
2202_75483330的博客
02-28 408
modelsim直接打开没问题，但是用quartus联合仿真打开后报错。下面是quartus中modelsim的配置，有没有啥问题。
Quartus 调用Modelsim进行仿真时可能遇到的错误及解决方案
qq_40358548的博客
05-10 1万+
Quartus 调用Modelsim进行联合仿真失败的某些可能问题及解决办法
quartusii&modelsim联合仿真错误error loading design情况①（自用 仅供参考）
KLAYALK的博客
09-15 1926
在两个没有例化对方的模块（其中有一个模块为顶层模块，假设为A.v，另一个为B.v）当中，若在测试文件tb中同时对两个模块例化时，modelsim开始仿真后会出现error loading design的情况，此时需要在quartusii中assignment-seething-simulation填加tb.v的地方同时添加B.v，才能顺利成功进行联合仿真。在ip核例化测试时，也需要在相应的文件下找到ip核生产的.v文件，并按上述加入simulation中，不然也会报出相同的错误。
Modelsim仿真时的各种问题
FY11111111的博客
03-29 4727
也就是说，如果你指定的仿真工具是Modelsim_Altera，那么你就要指定Modelsim_Altera的安装路径（由于我电脑安装的是Modelsim_Altera，这里就不对Modelsim-se的情况进行说明了，大家可以去别的博主那里取取经）。解决：这个问题和前两个问题解决办法其实大差不差，基本就是因为你选的仿真软件和你设定的仿真软件的位置不一致，按照上变两个问题的描述将需要保持一致的地方设定好基本就可以解决，这里就不再赘述。
ModelSim联合仿真时出现# Error loading design # MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12
热门推荐
qq_44956862的博客
07-05 2万+
#Error loading design #Error: Error loading design #Pausing macro execution #MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12 quartus联合moselsim仿真时出现上述错误解决方案总结： 首先保证安装一定没问题，其他实例可以顺利编译。 1、检查模块名，参数名，参数端口（参数顺序，仿真文件中实例化参数端口设置等） 我的错误在于编译文件（可以成功编译）和仿真文
Modelsim仿真常出现的错误及Fifo和RAM输出出现蓝线和红线
呓语煮酒的博客
04-19 9805
Modelsim仿真常出现的错误及Fifo和RAM输出出现蓝线和红线 使用环境： 仿真环境： Modelsim 10.5a ；QuartusII 17.1 仿真内容： 由quartusII 17.1生成的fifo和rom，并进行测试。 出现问题： 仿真fifo和rom时候，输出出现高阻 几种常见错误： Modelsim在仿真过程中会出现很多经常见到的错误；有一些错误是由于源码编写错误，有些是modelsim配置错误；有些会显示蓝线高组态（Hiz）；有些会显示红线不定态（XXX); 当出现错误是，需要开发者定
quartus ii调用fir ip核使用modelsim仿真出现错误Library “altera_mf“ not found.
weixin_41512512的博客
04-01 6047
在使用quartus ii中调用fir ip核生成低通滤波器过程中，使用modelsim仿真出现编译错误：Library “altera_mf” not found.主要是由于生成的ip核没有在工程文件所属的目录下，重新创建文件夹，并将fir ip核生成位置置于工程目录下即可。 如工程目录在par文件夹里面，则fir ip核只需要在par文件夹里面，不能仿真ipcore文件夹里面，否则会出现仿真错误。 ...
quartus ii 使用ModelSim
u010194998的专栏
01-19 1530
错误一： 解决方法： 在quartus ii 中进行RTL simulation 时出现这种错误提示，一般就是加载ModelSim .exe文件的路径设置存在错误。可通过quartus ii 下的菜单 tools/ option/EDA Tool Options 中进行路径设置。使其指向相应的可执行文件。 错误二： 出现这种错误提示的原因可能是，在运行该ModelSim.e
解决Quartus与modelsim联合仿真问题：# Error loading design解决，是tb文件中没加：`timescale 1ns/1ns
qq_21952195的博客
04-01 2784
解决：使用quartusII和modelsim联合仿真调用fifo完成。
Quartus II 调用ModelSim仿真教程
虽然Quartus II本身不提供如同Xilinx ISE那样直接调用ModelSim的便捷功能，但通过一些设置，我们仍然可以实现两者的结合。 首先，我们需要在Quartus II中新建一个工程，并编写设计模块，例如这里的"modelsim_test...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值