IC设计与FPGA设计中乘法器的疑问

一直很好奇大家讲在verilog语言中使用 * 会耗费很多资源于是搜集了一些资料

首先：在FPGA中，如果直接使用*号，在综合的时候，vivado会自动判断是使用LUT资源还是DSP资源来实现。

这跟位宽相关，小位宽的时候vivado会使用LUT资源来实现，大位宽时则会调用DSP。

还跟资源相关，如果FPGA板子LUT或者DSP资源多，可以直接使用指令来约束综合。

        例：(* use_dsp48="yes" *)指定使用DSP

另外在IC设计中，因为很多情况下可能不会集成DSP上去，因此应该直接使用*号还是使用自己写的乘法器呢。一般情况下，还是直接使用*号，交给DC自己取判断来综合出乘法器电路，其会调用DesignWare中的乘法器IP。也可以写约束来具体选择哪种乘法器。

        大概是这个样子，个人浅薄的认知，有错误还请指正。