STC单片机实现I²C从机

STC单片机实现I²C从机模式的技术实践与深度优化

在现代嵌入式系统中，传感器节点、配置接口和小型协处理器之间的通信需求日益增长。当主控MCU需要读取多个外设数据时，I²C总线凭借其仅需两根信号线（SCL和SDA）的优势，成为最常用的串行通信方案之一。然而，在使用STC系列8051内核单片机的项目中，开发者常常面临一个现实问题：大多数常见型号如STC12C5A60S2并未集成硬件I²C模块，这意味着若要作为I²C从设备响应主机请求，必须通过软件方式模拟整个协议行为。

这并非简单的GPIO翻转操作。真正的挑战在于——如何在一个资源有限、中断响应能力较弱的传统8051架构上，精确捕捉起始条件、完成地址匹配、按时发送ACK，并在不干扰其他任务的前提下稳定收发数据？更关键的是，作为被动响应方，从机没有控制时钟的权利，所有动作都必须严格跟随主机节拍，任何微小延迟都可能导致通信失败。

要解决这个问题，核心思路是 将外部中断与状态机结合 ，利用SCL的边沿变化驱动数据采样流程。以STC8H系列为例，虽然它仍属于增强型8051架构，但具备更快的指令执行速度（1T模式）、可配置的IO驱动模式以及支持边沿触发的外部中断，这些特性为实现可靠的软件I²C从机提供了可能。

我们不妨从最关键的环节开始：起始条件检测。按照I²C规范，起始条件定义为SCL处于高电平时，SDA由高变低。理想情况下，应单独监测SDA引脚的下降沿。但在多数STC芯片上，只有INT0和INT1支持外部中断，且通常被优先分配给SCL。因此，一种实用的做法是 将SCL接入INT0，配置为下降沿触发 ，然后在每次中断中检查前一时刻的SDA状态是否为高、当前是否为低，以此间接判断是否刚发生过起始信号。当然，这种方法存在漏检风险，更好的做法是启用定时器周期性扫描SDA电平，或使用支持双边沿检测的型号配合状态标志进行综合判断。

一旦确认起始条件成立，设备就进入了地址接收阶段。此时每来一个SCL下降沿，就需要采集一次SDA上的位值。由于I²C规定数据在SCL高电平期间必须保持稳定，因此在SCL下降沿采样是安全的。代码层面，我们可以定义一组状态变量：

volatile uint8_t i2c_state;     // 当前通信状态
volatile uint8_t i2c_bit_count; // 已接收位数
volatile uint8_t i2c_byte;     // 当前正在构建的字节

这些变量必须声明为 volatile ，防止编译器因优化而缓存到寄存器中导致同步错误。进入地址接收状态后，每次SCL下降沿到来时，将新读取的SDA位左移拼接到 i2c_byte 中。当累计8位完成后，提取高7位作为地址，最低位作为R/W标志：

if (i2c_bit_count == 8) {
    uint8_t addr = i2c_byte >> 1;
    uint8_t rw   = i2c_byte & 0x01;

    if (addr == SLAVE_ADDR) {
        i2c_send_ack();
        i2c_state = rw ? I2C_SEND : I2C_RECV;
    } else {
        i2c_state = I2C_IDLE;
    }
    i2c_bit_count = 0;
    i2c_byte = 0;
}

这里的关键是及时发出ACK。根据协议，从机应在第9个时钟周期内拉低SDA。但由于我们依赖SCL下降沿触发中断，实际上是在第9个时钟的下降沿才开始处理ACK生成。这就要求在中断服务程序中迅速切换SDA方向为输出并拉低电平，等待主机释放总线后再恢复为输入。具体实现如下：

void i2c_send_ack(void) {
    // 切换SDA为推挽输出
    P3M1 &= ~0x08;  // 清除高阻
    P3M0 |=  0x08;  // 设为强推挽
    I2C_SDA = 0;    // 拉低SDA

    while (I2C_SCL); // 等待SCL变为低（即第9个时钟结束）

    // 恢复SDA为输入（释放总线）
    P3M1 |=  0x08;
    P3M0 &= ~0x08;
}

上述代码适用于STC8H系列的P3口模式寄存器配置（P3M1/P3M0）。对于不支持灵活IO模式的老款STC，可通过外接上拉电阻+开漏结构来近似实现。需要注意的是，拉低操作必须足够快，否则主机可能误判为NACK。

接下来是数据收发阶段。如果是写操作（主机向从机发送），继续在每个SCL下降沿读取SDA，直到收到停止条件；如果是读操作（主机读取从机数据），则需在每个SCL上升沿之后设置SDA电平——这一点尤为棘手，因为我们无法直接感知SCL上升沿。常见的解决方案包括：

• 使用另一个定时器中断监控SCL电平变化；
• 在SCL下降沿中断中启动短延时（例如2~3μs），然后输出下一位数据；
• 或者采用比较器加中断的方式（部分高端STC支持）。

考虑到实时性和资源占用，推荐第二种方法。例如，在进入发送模式前预先准备好第一个字节，在每次SCL下降沿后启动一个定时器，在约2.5μs后将下一位写入SDA。这种方式虽引入轻微偏差，但在标准模式（100kbps）下完全可接受。

至于停止条件的识别，其特征是SCL高电平时SDA由低变高。同样可以通过轮询或额外中断捕获。在实际工程中，可在主循环中定期检查SCL和SDA电平：

if (I2C_SCL && !prev_sda && I2C_SDA) {
    // 检测到Stop条件
    i2c_state = I2C_STOPPED;
    process_received_data();
}
prev_sda = I2C_SDA;

为了避免长时间中断禁用影响系统整体响应，建议不在中断中处理复杂逻辑，而是设置标志位，由主循环负责后续动作，如数据解析、外设交互等。

值得一提的是，这类软件模拟方案对CPU主频有一定要求。以12MHz主频的STC12为例，平均每条指令耗时约1μs（12T模式），而100kbps I²C的一个位周期为10μs，留给中断处理的时间窗口非常紧张。因此强烈建议使用运行在24MHz以上的STC8系列，并启用1T模式，使关键路径能在几微秒内完成。

在真实应用场景中，比如将STC单片机作为温度采集节点挂载在I²C总线上，还需考虑以下细节：

• 上拉电阻选择 ：一般使用4.7kΩ，若通信距离较长或速率较高（>200kbps），可减小至2.2kΩ；
• 电源去耦 ：VCC引脚就近并联0.1μF陶瓷电容，抑制高频噪声；
• 电平兼容性 ：若主机为3.3V系统，确保所用STC型号的IO具有5V耐压，或增加TXS0108E等电平转换芯片；
• 抗干扰设计 ：SCL和SDA走线尽量等长、远离高频信号线，必要时加入磁珠滤波；
• 调试手段 ：借助逻辑分析仪抓取实际波形，验证起始/停止条件、地址匹配及ACK时序是否符合预期。

此外，状态机的设计也值得深入打磨。一个健壮的状态机不仅应包含基本的 IDLE 、 ADDR_RECV 、 DATA_RECV 、 DATA_SEND 状态，还应加入超时保护机制，防止因异常情况导致总线锁死。例如，设置一个看门狗定时器，在连续若干毫秒未检测到SCL跳变时强制复位I²C状态机。

最后需要指出的是，尽管软件模拟方案灵活且成本低，但对于高吞吐量或高可靠性要求的应用，仍建议选用原生支持硬件I²C的MCU。例如STC8G1K08这类型号，可通过寄存器直接配置为I²C从机模式，自动处理地址匹配、中断请求和数据缓冲，极大减轻CPU负担，同时保证时序精度。

总而言之，在缺乏专用外设的情况下，通过精心设计的中断驱动状态机，完全可以在STC单片机上实现稳定可用的I²C从机功能。其本质是对时间敏感型事件的精准调度与响应，考验的是开发者对协议底层细节的理解和对资源约束下的权衡能力。这种“用软件补足硬件缺失”的思路，也正是嵌入式开发的魅力所在。随着国产MCU生态不断完善，未来我们有望看到更多兼具高性能与易用性的解决方案涌现，但掌握底层原理，始终是应对复杂工程问题的根本保障。