战斗 7月24 关于CPU cache 与内存的讲解

happen-before的读读、读写、写读、写写四种情况倒是列了个很清晰的清单
jsr133 花了很大篇幅讲hb  。
在多核环境下如何保证？
 计算机的内存模型：寄存器、高速缓存 （最多L3目前，l1/l2 cpu独占，l3多核共享），然后是共享主存
以前单核CPU的时候，写有两种方式写通和写回
write through和write back
写通是写缓存，然后缓存更新内存，这种效率太差了，CPU一直要等，抛弃
写会是写缓存，等到缓存换出的时候再写内存
这时候就需要cache line有个状态位
标记这个cache line脏不脏，脏就回写内存，不脏就直接替换了
到了多核，数据副本存在多个CPU缓存里面
某一个CPU写了缓存，就产生了数据不一致，和内存不一致，和其他CPU的缓存不一致
这时候又来了两种写方式
write update和write ivalidate
写更新和写失效
在写回的基础上选哪一个
写更新会导致总线之间有大量的数据交换，而总线是写独占的资源
当然要看不同计算机的总线架构
所以写回+写失效
这就利用到了以前的cache line的状态位
搭配多核CPU之间的数据一致性协议（像MESI等一致性协议）+缓存控制器
从而保证多核CPU之间的数据一致性
至于内存屏障这些东西，都是CPU指令
有这些指令自然就会用到mesi这些什么一致性协议
来保证数据一致性
其实和分布式里面的数据一致性，有共通的地方
都是多个数据副本怎么写的问题
写了怎么一致的问题
靠一致性协议来实现和保证
这用来和大家吹牛的，再深入我就不会了。。。
都是来自计算机基础课程的
但是很有用的是cache和内存的编址原理
为什么能将内存的数据映射到cache，不只是那几个映射方式能够讲清楚的
更多的是编址原理
这个我感觉对我最有用的
内存地址和cache的地址怎么编的
虚拟地址那个是不连续无你能存能当作连续内存来用
和内存单元的编号挂钩
这个说来就多了。