【ARM Coresight trace 系列文章 10 - ARM Coresight STM 介绍及使用】

已于 2024-08-11 21:29:05 修改
阅读量1k 收藏 4
点赞数 1
CC 4.0 BY-SA版权
分类专栏： # ARM Coresight 系列 # ARM CoreSight Trace 系列 文章标签： coresight soc-600 STM PTM ETM DMA Control AXI Slave
于 2023-07-17 22:13:01 首次发布
主公讲ARM
本文链接：https://blog.youkuaiyun.com/sinat_32960911/article/details/131575650
本文介绍了ARM Coresight STM，一种支持高带宽"仪器化输出"的系统追踪宏单元。STM能通过AXI总线接收CPU数据，用于快速日志输出、性能监控和中断信号跟踪。STM与ETM和PTM不同，它可以通过DMA减少CPU负载，并且能够被多个CPU共享。STM包含AXI从接口、硬件事件观察接口等多个接口，实现灵活的数据追踪和系统监控。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >


请阅读【ARM Coresight SoC-400/SoC-600 专栏导读】

文章目录


下篇文章：ARM Coresight 系列文章 10.1 - ARM Coresight STM 介绍及使用

ARM System Trace Macrocell

ARM 对STM 的解释是其支持高带宽的"仪器化输出"，仪器化输出其实也就是像 Cortex-M 系列中的 ITM 一样，通过将数据写入 STM 的 stimulus port，然后再通过STM将数据送输出，可以送到 System memory， 也可以通过TPIU送出去，之所以说是高带宽是因为 STM的输入口接入了AXI bus，所以CPU 可以通过 AXI bus 将大量数据写入STM。
在这里插入图片描述

图 1-1

STM 中的 stim

了解本专栏 订阅专栏 解锁全文
【ARM Coresight trace 系列文章 10.1 - ARM Coresight STM 介绍及使用】
CodingCos的博客
07-19 1485
有保证的意思，数据不会丢失。STM 支持两种类型的软件的数据，一种是 guaranteed的，另一种是 invariant 的， 对于 guaranteed 类型的数据传输，当STM 无法接收 AXI总线发过来的数据时，会通过拉低。对于 invariant 的数据传输，当STM 无法接收数据时，并不会暂停AXI总线数据的发送，STM 会丢弃AXI发过来的数据，所以无法保证 invariant 数据传输都能够通过STM传输出去。M：Mark, 输出的数据会带有标记，比如一串数据中的某个字当做Mark。
【ARM Coresight trace 系列文章 10.3 - ARM Coresight STM 寄存器介绍 及STM DMA 传输介绍】
CodingCos的博客
07-25 1406
信号告诉 DMAC 哪次是最后一次 transfer request在当前的 series 中，drlast 可以和。, 这样DMAC 就会检测到外设 STM 发起了一次 burst transfer 请求。当DMAC 完成了外设 STM 发起的一次 burst transfer时就会将。来告知 STM 发起的一次 burst transfer 传输已经完成。STMDMACTLR：控制DMA发起请求的水位寄存器；bit 为 1 的时候， STM 就会将 其。图 1-1 STM 功能框图。
ARM Coresight DS-5 系列 2 - ARM Cortex-M DS-5 Trace 使用
CodingCos的博客
12-11 1886
这边文章主要介绍如何使用DS5来抓去Trace
coresight（三）APB，ATB总线
nuoweishizi的博客
08-18 5330
三、APB，ATB总线 APB和ATB总线，是coresight中常用的2个总线。 对于coresight组件的访问，使用debug APB总线进行访问。而对于trace数据的传输，使用ATB总线进行传输。 1. APB总线 以下是信号列表。 clamp value，是指当一个组件是power down或者是disabled，输出的固定值。 APB访问，数据最多是32bit，也就是coresight组件的寄存器的位宽最多是32bit的。 对于PADDRDBG[31]，地址的最高位，表示当前.
ARM coresight- trace32 trace 功能
喝水的面包
06-06 1729
ARM coresight- trace32 trace 功能
【ARM Coresight trace 系列文章 10.2 - ARM Coresight STM Trace packets】
CodingCos的博客
07-21 1117
由于接收 STM输出数据的接收器通常是按照bit 流接收的，所以接受器需要知道什么时候开始接收数据，STM 发出的同步包最长可能是由84个连续的0b1组成，也即 21个 0xF, 接着会再发一个0x0(0b0000)，一旦接收器检测到了这个信号，首先会跳过 NULL packet（0x0），然后搜寻 VERSION packet 版本，来确认当前使用的版本号，以便决定后面如何解析剩下的数据。)，payload的位宽为4bits，4bits 也是STP 最小的传输颗粒，专业属于叫做nibble(半字节)。
【ARM Coresight 系列文章 9.1 -- ITM 仪器化跟踪宏单元详细介绍】
CodingCos的博客
10-11 1279
在debug 调试阶段通常都是使用 printf(printk) 来进行进行 log 输出，然后定位问题。那么如果SoC 中没有集成uart 或者 集成uart 不能使用了，那么软降如何将 log 输出出来呢？这个时候就可以通过 ARM coresight 中带的 ITM (仪器化跟踪宏单元) 模块了，它可比UART专业多了——速度快而且能提供多条信道。通过把数据写到 ITM 的寄存器中，调试器能够通过跟踪接口来收集这些数据，并且显示或者处理它。此法不但容易使用，而且比 JTAG 的输出速度更快。
【ARM Coresight 系列文章 9.1 -- ARM ETM/ETE trace 数据解析详细介绍 】
最新发布
CodingCos的博客
11-28 730
Advanced Trace Bus (ATB) Trace ID of the trace to be decoded. trace 的 ATID 号。Arm Compiler for Embedded. Version 6.16 or later. 依赖的编译器，因为需要进行反汇编。ARM 一共提供了两种解析方法，一种是通过带有GUI界面的解析工具，另外一种就是通过命令行来解析。，本文抓的是ETE trace，所以下载了这个配套的文件。如果抓的是TRBE ETE 的trace 还需要下载。
【ARM Coresight Trace 系列文章 9 -- ETM（Embedded Trace Macrocell） 详细介绍 】
CodingCos的博客
10-08 2535
ARM ETM（Embedded Trace Macrocell）是一种用于嵌入式系统的调试技术。它提供了一种非侵入式的调试方法，可以帮助开发人员在运行时监测和分析处理器的执行情况，包括指令执行、数据读写、异常和中断处理等。ETM主要负责追踪处理器的信息，将信息打包，通过ATB总线发送到 trace bus上。ETM 功能包括操作跟踪：ETM 可以跟踪处理器执行的所有指令，包括分支、跳转、异常和中断等。数据跟踪：ETM 可以跟踪处理器执行的所有数据读写操作，包括内存读写、寄存器读写和外设读写等。异常跟踪。
【ARM Coresight Trace 系列文章 12 - ARM Coresight ELA-500】
CodingCos的博客
07-31 1051
如果有trace 数据输出的话，这个时候就需要增加timestamp功能，否者数据进入buffer之后，无法环境trace data的顺序。trace data 从 ELA 出来之后一般会做个压缩，压缩率一般会做到 35%以上，数据压缩好只有再通过一级FIFO送到ATB总线上。输出电平信号变化(见图 1-1)，或者让状态机进入下一个状态，当。如图1-3 所示，也可以通过counter 来触发。图 1-1 ELA-500 框架图。图 1-2 ELA-500 使用图。比较逻辑发生比较匹配的情况，或者。
CoreSight Architecture Specification.pdf
11-30
CoreSight Architecture Specification 详细说明
CoreSight学习笔记
kaikai_sk的博客
02-07 3632
channel中也可以产生ctitrigout信号，可以通过配置【CTI Application Pulse register, CTIAPPPULSE】的值，在指定的channel上产生一个channel Event，会将此event传递给相应的trigger。否则向CTI_CONTROL寄存器中写值的话会失效，即，值写不进去，写了在读出来还是没有变化。在channel 3上面产生channel Event，即可给trigger 2发出ctitrigout信号，触发中断。（2）在相应函数中清除中断。
coresight是什么 ARM的trace和debug
cy413026的博客
08-12 3939
转自coresight简介 coresight环境中，总共包括3个通路 trace通路： 将core和DSP内部信息输出到外部 debug通路：对core和DSP实现debug trigger通路： 用于core和core之间，core和DSP之间，传输trigger信号 ...
ARM® Cortex®-M上的Trace跟踪方案
weixin_48120109的博客
08-04 6752
调试器
STM32强大的调试和跟踪CoreSight技术
strongerHuang
04-10 3836
关注、星标公众号，不错过精彩内容作者：黄工微信公众号：strongerHuang如今调试STM32能这么方便，在于有一项基于Arm Cortex-M处理器设备的CoreSight技术，...
ARM Coresight -- 与内核并列的调试系统架构
热门推荐
dongyanxia1000的专栏
10-10 1万+
1、CoreSight  CoreSight是一种基础架构，它可对完整的芯片上系统 (SoC) 设计的性能进行调试、监视和优化，CoreSight™ 跟踪宏单元在 SoC 中提供全面的 非干预性可见性。通过遵循 CoreSight 架构规范，可以方便地将合作伙伴特定的跟踪宏单元集成到 CoreSight 系统中。 2、ETM ---- Embedded Trace Macrocell 嵌入
【ARM Coresight 系列 2 文章 -- Trace32 对 APBIC 地址的配置 介绍】
CodingCos的博客
12-07 939
如上图所示，如果想通过Trace32/DS-5 去访问 AP, 这个时候需要怎么做呢？可以看到 APBIC 中ROMTABLE 中 APB-AP 的偏移是。，又从 APB-AP 的romtable 中可以看到 AP 的偏移为。同样，如果要访问 soc funnel, 需要配置的地址为。，所以 APB-AP的基地址为。图 1 APBIC 网络图。，所以AP 的基地址为。
CoreSight介绍篇
ahr7882的博客
05-12 1094
ARM的嵌入式IDE发展： 1)SDT，英文全称ARM SoftWare Development Kit，是ARM为方便用户在ARM芯片进行应用软件开发而推出的一整套开发工具。 2)ADS，英文全称ARM Developer Suite，是ARM推出的新一代ARM集成开发环境，用来取代SDT。 3)RVDS，英文全称RealView Development Suite，是ARM公司...
CoreSight™ Technology
weixin_33725270的博客
08-27 333
ARM Cortex-M processor-based devices use the ARM CoreSight technology which introduces powerful new debug and trace capabilities. Debug features: Run Control of the processor allowing you...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值