sdram控制器设计（五）- 读操作问题排查

实验背景
在（四）中介绍了sdram读操作的实现和仿真过程，现在介绍读操作实现过程中出现的一些问题。

实验内容
介绍sdram控制器读模块的实现和仿真验证过程中的问题。

实验步骤
在（四）中，读操作的波形图如下：

写数据正常，从sdram的sdram_dq（与读模块read_dq连接）端口读出的数据也是正确的，但是read_data上没有出现数据，放大波形如下：

当sdram_dq（与读模块的read_dq连接）上出现读出的数据时，read_data上没有出现数据。下面开始排查问题，在读模块中read_data相关的代码如下：

read_data在sys_clk的上升沿被赋值，通过波形图可以测量sdram_dq(read_dq)上数据出现的时间为5.5 ns，恰好在sys_clk时钟一个周期的内部，如下：
也就是说read_dq上的数据完美地避开了sys_clk的上升沿，所以read_data上没有出现数据。仿真过程中，sdram_clk是sys_clk直接取反得到，相位相差180°，如下：

想要read_dq上的数据被read_data正确采集到，需要调整sdram_clk的相位差。下面修改顶层文件，通过PLL IP核来产生对应的时钟信号，代码片段如下：