信号延迟一个单位

最新推荐文章于 2024-08-06 06:57:45 发布

橙色半瓶水

最新推荐文章于 2024-08-06 06:57:45 发布

阅读量996

点赞数

CC 4.0 BY-SA版权

分类专栏： FPGA XILINX

本文链接：https://blog.youkuaiyun.com/sinat_25326461/article/details/75340147

FPGA 同时被 2 个专栏收录

29 篇文章

订阅专栏

XILINX

14 篇文章

订阅专栏

本文介绍了一个使用Verilog语言实现的直方图模块设计。该模块包括时钟(CLK)、复位(nRESET)信号输入及数据输入(data)，通过两个寄存器(LVAL_temp1, LVAL_temp2)和数据暂存器(data_temp1, data_temp2)来同步输入信号，并在时钟上升沿或复位信号有效时更新这些寄存器。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    09:57:16 07/19/2017 
// Design Name: 
// Module Name:    histogram 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module histogram(
	LVAL,
	data,
	CLK,
	nRESET
    );

	input [7:0]data;
	input CLK,nRESET;
	
	input LVAL;
	
	reg LVAL_temp1,LVAL_temp2;    
	reg [7:0]data_temp1,data_temp2;

	always @(posedge CLK or negedge nRESET)
	begin
		if(!nRESET) 
		begin
		  {LVAL_temp2,LVAL_temp1}<=2'd0;
		  {data_temp2,data_temp1}<=16'd0;
		end 
		
		else 
		begin
		  {LVAL_temp2,LVAL_temp1}<={LVAL_temp1,LVAL};
		  {data_temp2,data_temp1}<={data_temp1,data};
		end
	end

endmodule