ECO后formal failed的一种原因

为配合数模接口修改，对网表做ECO，修改RTL和syn网表后，直接开始run formality，有failed点。

failed点是ANALOG两个已删除的pin，忽然想起来，改得急，lib中的这两个pin忘记删除了！

总结一下：lib作为macro的替身，在gds merge进去之前，是和网表成套出现在各个flow中的。不论是DC、PT还是innovus，在读入这些文件之时都会对netlist和lib做接口检查，mismatch都没法继续玩儿。FM没报什么特别的error，后面match和verify的流程也正常继续，最后报fail，就比较浪费时间。