Design of the RISC-V Instruction Set Architecture笔记（chapter1-2）

shuiliusheng

于 2018-09-13 17:03:49 发布

阅读量805

点赞数

CC 4.0 BY-SA版权

分类专栏： computer architecture 文章标签： RISC-V

本文链接：https://blog.youkuaiyun.com/shuiliusheng/article/details/82691093

本文探讨了RISC-V指令集架构的诞生背景，指出传统ISA如MIPS、SPARC、ALPHA、ARM等存在的问题，如分支延迟槽、条件码、寄存器窗口等设计限制了性能和创新。RISC-V作为一个开放标准，旨在克服这些问题，提供一个更简洁、可扩展的ISA，以促进微处理器设计的创新和降低成本。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

A free and open ISA standard has the potential to increase innovation in microprocessor design, reduce computer system cost, and, as Moore’s law wanes, ease the transition to more specialized computational devices
The optional extensions form a more powerful ISA for general purpose and high-performance computing.
直到IBM360才引入了软硬件接口的概念，介绍了ISA的概念
作者认为：保持标准封闭阻碍了创新并人为地抬高了微处理器的成本
Why develop a new instruction set?
- all of the popular commercial ISAs are proprietary
- the massive complexity of the popular commercial instruction sets
MIPS：80年代斯坦福提出，受到了IBM 801的深刻影响。使用通用寄存器的load-store体系结构，算术运算也只发生在寄存器之间。MIPS的设计减少了指令集和硬件的复杂程度，促进了低价流水线的实现。在1986年，MIPS第一次在商业上被实现，R2000。在最初的版本中，MIPS用户级定点指令集合只有58条指令，实现采用单发射，按序流水线。三十年依赖，ISA变得更加庞大