smart3250 LCDDCLK设置为50MHz

首先:

  LCDPanelList.optimal_clock=50 000 000  编译后 串口打印的信息为:

 LCD: lcd_update_clock: Base clock 104000000, divider 3, LCD clock 34666666

用示波器实际测量为17.2MHz,与设定相差较大

问题在哪里?

查找芯片手册看到,与分频有关的寄存器为 PCD_HI PCD_LO

#define CLCDC_LCDTIMING2_BCD  0x04000000

 

 

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值