Ultrascale及ultrascale+ FPGA学习整理（配置模式、DDR4走线规则等等）

备注

（参考文档：ug570-ultrascale-configuration）（7系列配置参考文档：UG470）
缩写备注：
GC: global clock;—全局时钟
QBC: quad byte clock ;—4字节时钟，即一个bank中有4个byte lane，所以也是bank内时钟
DBC:dedicated byte clock;—专用字节时钟，即一个bank中有4个byte lane的每个byte lane的专用时钟

DBI:data bus inversion;—数据总线反转

---

1、 ultrascale系列FPGA的M[2:0]需要以≤1K的电阻连到到VCC_0/GND，或直接连到VCC_0/GND；

---

2、 配置模式如下：

2.1 Master SPI x8模式