- 博客(5)
- 收藏
- 关注
RSS订阅原创 svlib--systemVerilog string增强库
环境准备：以编写makefile为例svlibroot=your_svlib_source_file/svliball:simsim:comp./simv -l sim.logcomp:vcs -full64 -sverilog \-debug_access+all -lca -kdb \-LDFLAGS -lrt \+incdir+${svlibroot}/src ${svlibroot}/src/svlib_pkg.sv ${svlibroot}/src/dpi
2020-08-26 12:19:31
1497
原创 VCS coverage覆盖率工具常用功能
目录简介Coverage Metrics覆盖指标：mergeVCS相关命令常用编译选项：常用仿真选项：系统函数：使用URG及其参数：用DVE查看coverage：简介可通过 -cm_hier 配置文件来控制覆盖率收集范围Coverage Metrics覆盖指标：-cmvcs使用编译选项 -cm (line+cond+tgl)生成simv.vdb文件夹，仿真选项中使用-cm (line+cond+tgl)，会在simv.vdb/snps/coverage
2020-07-01 10:41:53
23746
3
翻译 【文章翻译】A Reusable Verification Environment for NoC Platforms Using UVM
使用UVM的NoC平台的可重用验证环境摘要:片上网络（NoC）已成为现代数字系统的互连解决方案，特别是对于片上系统（SoC），因为系统中需要通信的IP数量很多。已经引入了各种系统和路由器;因此需要制作可重复使用的验证环境来测试单个路由器和网络。在本文中，我们使用通用验证方法（UVM）为NoC平台提供可重用的验证环境，该方法以易于修改的方式测试和验证路由器和网络，以适应各种路由器和网络。环境还评...
2019-07-02 13:11:05
764
原创 sublime text 3 快捷键——常用
常用必备快捷键Ctrl+L：选择行，重复可依次增加选择下一行Ctrl+Shift+Enter：在当前行前插入新行Ctrl+X：删除当前行Ctrl+M：跳转到对应括号Ctrl+/：注释当前行Alt+F3：选择所有相同的词，F3定位到下一个相同词Alt+Shift+数字：分屏显示Shift+右键拖动：光标多不，用来更改或插入列内容按Ctrl，依次点击
2017-07-28 23:20:34
370
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人