- 博客(6)
- 收藏
- 关注
RSS订阅原创 RT Thread 添加线程后系统进入IDLE文件has defunct thread函数，线程无法执行！
RT thread系统进入IDLE时增大board中堆栈值
2025-07-29 16:02:17
211
原创 RTthread 与CUBEMX系统时钟选择片上Timx，RTT软件定时器异常.
在配置SYS Timebase Source 若选择TIMx 作为系统时钟，硬件定时器时钟正常，在使用RTT的软件定时器时，定时100mS, 实际是20ms；若选择SysTick，软件定时器与硬件定时器正常。
2025-07-23 16:47:35
113
原创 再次复习总结EMC中的差模、共模产生及其测试频段
当引线电感与实际电容器的电容谐振，这将会产生一个串联谐振，产生一个很小的串联阻抗，所以非常适合在射频电路的耦合和去耦电路中应用。当频率在20～60kHz时，用聚丙烯电容器比铝电解电容器更稳定，聚丙烯电容在高频状态，它的有效电容量随着频率的升高几乎保持恒定，电解电容器用于开关电源频率时有效电容量随着频率的升高而急剧下降。Q值越高，损耗越小，效率越高。调谐回路中的电感线圈，Q值要求较高，因为Q值越高，回路的损耗就越小.电容Qc值：电容的电抗除以寄生电阻（ESR）=(1/ωC)/ESR,随频率的变化而变化。
2023-06-10 15:05:26
2507
5
原创 FPGA 组合逻辑 wire assign 、时序逻辑 reg always使用总结
只由逻辑门和电线构成，没有存储器件；输出仅与输入有关，不存在任何时序关系（与时钟信号的上升沿，下降沿，电平均无关）；：任何时刻的输出，与该时刻的输入信号有关+该时刻以前的输入信号（存储电路：计数器、寄存器、触发器、时钟翻转，锁存器）共同决定。：用wire 定义变量而不是端口， assign 变量 =(（条件）&&（条件）或（条件）非（条件）)“=” 立即执行，不会执行下条语句。
2023-06-04 18:32:57
761
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人