zynq fsbl启动调试模式

最新推荐文章于 2025-08-12 12:49:18 发布
最新推荐文章于 2025-08-12 12:49:18 发布
阅读量5.7k 收藏 9
点赞数 1
CC 4.0 BY-SA版权
分类专栏： zynq 7000 SOC 文章标签： zynq fsbl启动调试模式
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/renlonggg/article/details/53318401

1，什么情况下会使用zynq  fsbl的启动调试模式？

答：我们在进行zynq开发，常把项目生成bin文件或者mcs文件，然后加载到板子上进行调试运行。然而有时候把文件加载后，上电板子没任何响应，这时则需要启动zynq  fsbl启动调试模式，看看启动具体是在哪里卡住了。


2，启动调试步骤

         在myfsbl/src/fsbl_debug.h中添加#define  FSBL_DEBUG_INFO，打开fsbl中所有的调试信息，启动过程中会有各种调试信息打印出来，这样就会很容易知道启动具体卡在哪个位置。（打印的信息一般显示在串口工具如tearteam）








zynq7000创建fsbl启动_ZYNQ 7系列FSBL的启动过程与配置方法
weixin_32806343的博客
12-24 1997
ZYNQ 7系列所有可编程器件均可以在安全模式下通过静态存储器配置或者在非安全模式下通过JTAG或者静态存储器配置。(1)JTAG模式主要用于开发和调试(2)NAND、并行NOR、串行NOR、SD卡闪存均可以用作器件的启动处理器系统启动主要包括两个阶段：(1) Stage-0的启动代码存储在内部的BOOTROM,这部分启动代码用于ARM处理器和必 要的外设的配置以便可以开始从启动器件中取出第一阶段...
ZynqMP 调试 FSBL 代码
sudaroot的博客
09-30 5379
1、首先创建一个平台工程 2、添加BSP库：xilffs xilsecure xilpm 直接创建FSBL应用工程是无法创建的，提示报错内容如下： These libraries which FSBL requires are missing in Board Support Package: xilffs xilsecure xilpm. You can go back to the previous pages to select a different platfor...
ZynqMP Cortex-R5调试FSBL
sudaroot的博客
10-12 1814
这次用的是Cortex-R5-0这个核运行FSBL且应用程序也是R5，与上一篇文章《Zynq UltrScale +调试 FSBL 代码》用A53有些许不同。 1、在QSPI的0地址烧录一份bootgen生成的BOOT.bin文件。 2、把文本编辑框中的-Os -flto -ffat-lto-objects删除了。 3、修改启动模式。 4、使Multiboot寄存器一直等于0。 5、与A53调试FSBL不同的是，此时直接debug的话，会一直卡住在下面打印信息....
Xilinx ZYNQ 7000学习笔记二（FSBL代码分析启动-汇编代码）
u011116085的博客
09-20 3921
Xilinx ZYNQ 7000学习笔记
xilinx zynq FSBL(First Stage Boot Loader)代码分析1
mdy09的专栏
02-14 9906
花了几天看完了FSBL的代码，在这里做个总结，分析一下zynq的启动过程。众所周知，xilinx zynq 7000系列的芯片中包括两个部分，PS和PL，也就是FPGA的逻辑编程的部分跟嵌入式ARM的部分，ARM部分是双核的A9处理器。关于FPGA的部分在这里就不说了。其实说的简单点，可以吧这个芯片看成一个带有FPGA外设的ARM处理器，下面详细分析一下启动流程。所有的芯片都是从0地址启动的，所以...
xilinx zynq的fsbl阶段的调试
suixintt的博客
07-08 7649
1，什么情况下会使用zynq fsbl的启动调试模式？ 答：我们在进行zynq开发，常把项目生成bin文件或者mcs文件，然后加载到板子上进行调试运行。然而有时候把文件加载后，上电板子没任何响应，这时则需要启动zynq fsbl启动调试模式，看看启动具体是在哪里卡住了。 2，启动调试步骤 在myfsbl/src/fsbl_debug.h中添加#define FSBL_DEBUG_INFO，打开fsbl中所有的调试信息，启动过程中会有各种调试信息打印出来，这样就会很容易知道启动...
zynq7000 FSBL 源码分析
qq_39525606的博客
03-16 1479
最近一直在用赛灵思的zynq7000芯片，是一个ARM核+FPGA的soc，zynq在运行完芯片内固化的bootRom之后运行的是FSBL程序(first stage boot loader)，uboot由FSBL调起，官方说法中将uboot叫做SSBL(second stage boot loader). 本文分析fsbl源码；fsbl源码由vivado工具生成，笔者的vivado版本是2019版本. bootROM阶段 芯片上电之后，cpu从0x0000地址开始运行，此时芯片运行的是bootROM
Zynq Ultrascale MPSoC FSBL调试
weixin_42559575的博客
05-12 478
在Zynq Ultrascale MPSoC Zcu106硬件平台上，通过FSBL项目进行DRAM系统初始化的配置和调试
zynq fsbl启动调试开关(vivado SDk)
Huskar_Liu的博客
03-29 4232
在fsbl/src/fsbl_debug.h中添加 #define FSBL_DEBUG_INFO 打开fsbl中所有的调试信息，启动过程中会有各种调试信息打印出来，这样就会很容易知道启动具体卡在哪个位置。（打印的信息一般显示在串口工具如putty） ...
xilinx zynq 7000 FSBL启动分析（二）
网布的世界
04-24 5879
前言 在上一次分析中，分析到了 HandoffAddress = LoadBootImage(); 在分析这个函数之前，在从0地址运行之前，在复位（上电复位）之后会从bootROM这个位置开始执行代码，在bootROM中，程序会将QSPI（如果是从qspi启动的话）的前nK的数据拷贝到OCM中，然后跳转到OCM中执行。把生成的BOOT.bin文件用二进制程序打开，根据数据手册可以分析一下...
zynq fsbl 学习笔记
12-13
zynq fsbl 学习笔记，主要记录fsbl的生成过程。还有fsbl的流程含义。
FPGA - Zynq - 加载 - FSBL源码解析1
老王的博客
06-29 7693
FPGA - Zynq -加载 - FSBL源码解析1前文回顾FSBL的构成：数据段和代码段如何链接欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，...
ZYNQ FSBL源码分析
小刚专栏
10-10 1546
zynq在运行完芯片内固化的bootRom之后运行的是FSBL程序(first stage boot loader)，uboot由FSBL调起，官方说法中将uboot叫做SSBL(second stage boot loader).FSBL 是ZYNQ的bootloader虽然不是第一个启动的，但属于用户可以更改的启动程序，因此对源码分析是非常有必要的(在FSBL之前有bootRom，这个已经固化)代码为自动生成的main.c源码。
zynq7000 创建fsbl工程，并打开log
qq_40309341的博客
04-02 2007
背景：若通过petalinux编译的启动文件，放到sd卡里面（或者flash），上电后串口没有任何log信息；可以考虑搭建fsbl工程。 以2018.3版本为例。 1、把*.hdf文件放到想要创建的文件里面，然后双击“Xilinx SDK 2018.3”快捷键，创建工程； 2、正常创建工程即可（打开sdk后浏览到*.hdf文件夹下）； 3、点击【Create Application Project】,创建工程； 4、给工程起名字，然后点击【New…】； 5、点击【Browse…】找到当前工程下的*.h
Petalinux快速入门向导 (6) 第五章.Vitis调试fsbl
王师傅
10-13 3483
如何单步测试fsbl 1.1先在cortexa53_0 bsp包里面选择xilffs xilsecure xilpm 如图操作，然后重新编译bsp 1.2创建fsbl工程 1.3减小代码大小（可选，可以不做这一步） 把FSBL_NAND/QSPI/SECURE_EXCLUDE_VAL 都改为(1U) 1.4设断点提示failed to plant： unresolved source line information 修改编译选项 ...
zynq调试记录
嵌入式小小白
04-19 743
调试记录 ddr测试 在新板卡制作完成，回来进行上电运行程序测试的时候，有可能会出现程序运行异常的情况，这时候我们可以首先使用SDK里面的dram测试工程先测试，保证ddr测试通过后，在进行下面的开发工作。 启动模式设置 zynq的启动模式是通过读取外部IO口的状态来设置的，如下表： 这里就引入了一个问题，烧写程序时候需要用到j-tag，但是启动程序需要用到其他的配置模式，调试阶段或者后期产品维护的时候就需要修改硬件（增加按键/拨码开关）的方式来满足不同的使用模式。那么怎么能够不修改硬件满足所有的使用环境
Xilinx ZYNQ FSBL解读：通览
极客不孤独的博客
03-06 1607
本文对FSBL进行通览，可以了解其整体概貌，介绍了其工作流程，主要函数，为后续逐一细读作准备 / 从复位到跳转至SSBL的全流程：复位与BootROM阶段FSBL入口（标签）硬件初始化（函数内） 关键配置： DDR控制器参数（决定内
ZYNQ调试笔记
蒋楼丶的博客
12-14 881
ZYNQ调试笔记
Xilinx Zynq平台FSBL开发实战
最新发布
weixin_36078669的博客
08-12 755
FSBL是First Stage Boot Loader的缩写，它在Xilinx公司Zynq系列系统级芯片（SoC）的启动过程中扮演着至关重要的角色。FSBL作为第一个执行的引导程序，主要任务是初始化系统硬件组件，并加载第二阶段引导加载程序（通常称为U-Boot或者Petalinux），为操作系统的启动奠定基础。FSBL的核心功能包括：硬件设备初始化：它负责设置处理器、内存和其他关键硬件组件，以确保它们能够正常工作。第二阶段引导加载程序的加载。
zynq fsbl文件
01-11
### Zynq FSBL 文件生成及配置方法 #### 1. 创建FSBL项目并生成源码 在Vitis IDE环境中，为了创建一个新的FSBL（First Stage Boot Loader）项目，需基于硬件平台进行初始化设置。通过调用`New Application Project Wizard`向导工具来指定目标硬件平台以及应用类型为FSBL[^2]。 一旦选择了合适的模板之后，IDE会自动生成一系列用于启动加载的基础代码框架，这些代码被设计成能够在ZYNQ设备内置的PS端SRAM里执行，主要负责初始化处理器子系统，并准备必要的环境以便后续加载更复杂的操作系统或应用程序逻辑。 #### 2. 编辑和定制化FSBL Hook函数 对于特定应用场景下的需求调整，开发者可以通过修改位于`fsbl_hook.c`中的钩子(hook)函数实现自定义行为注入。这类功能允许用户在其原有基础上添加额外处理步骤而不必改动核心部分，从而保持官方提供的稳定性和兼容性的同时满足个性化开发的要求[^3]。 #### 3. 启用调试模式以辅助开发流程 当遇到问题或者希望深入了解整个启动过程时，可以在`src/fsbl_debug.h`头文件内加入预处理器指令`#define FSBL_DEBUG_INFO`开启详细的日志记录机制。这样做会使编译后的固件版本带有丰富的诊断信息输出，在实际部署前帮助排查错误根源所在[^4]。 ```c // src/fsbl_debug.h #ifndef FSBL_DEBUG_H_ #define FSBL_DEBUG_H_ /* Uncomment the following line to enable debug prints */ #define FSBL_DEBUG_INFO #endif /* FSBL_DEBUG_H_ */ ``` 完成上述更改后再次构建工程项目即可获得具备全面跟踪能力的新版FSBL镜像文件(.elf)，这对于加速迭代测试周期非常有帮助。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值