23、光子与电子集成技术解析

光子与电子集成技术解析

1. 光子与电子集成的工艺整合

在光子与电子集成中，可通过对绝缘体上硅（SOI）制造工艺的设计，使光子区域的局部厚埋氧层（BOX）与电子区域的较薄BOX共存。不过，这种方法成本较高。另一种选择是在体衬底上定义光子区域，在硅层下方形成埋氧层或空洞（“硅上无物”结构）。

在结合电子和光子工艺步骤时，热预算决定了制造顺序。对两种技术的工艺流程分析表明：
- 浅沟槽隔离、注入激活以及波导损耗优化需要约1000°C的高温。
- 栅氧化、注入退火以及用于调制的硅掺杂区域和用于光检测的锗外延等有源光子层的制备，需要约700°C的中温。
- 后端工艺（BEOL）用于两者的金属化，可明显节省工艺步骤。

在光学SOI衬底上，将电子和光子部分的步骤结合以避免冗余步骤是可行的，从而形成光子SOI技术（PSOI）。但一些工艺步骤，如对中温生长的材料进行高温退火以改善其结构性能，会导致性能下降。由于微电子工艺非常成熟，在大型CMOS代工厂引入新的光子部分需要大量的工艺改变工作。中小规模的集成电路代工厂更适合接受此类修改，因为它们可以差异化其工艺并开拓新市场。而且，这种组合制造仅适用于特定的电子技术，与其他技术（如SiGe、sSOI、GOI等）不兼容。例如，适用于10 GHz组件的典型130 - nm CMOS技术，可能因晶体管性能或放大器和驱动器的电压限制，不适用于40 GHz设备。

2. 背面制造技术

借助硅通孔（TSV），可以考虑在电子集成电路（EIC）的背面制造光子层。在正面完成电子电路制造后，通过衬底（通常厚100 - 200μm）的连接，可将晶圆背面用作另一个衬底，用于集成不同技术（如传感器、微机电系