- 博客(3)
- 收藏
- 关注
RSS订阅原创 Verilog模块的结构
格式：模块名（.端口1名(连接信号1名)，.端口2名(连接信号2名)， ...... ，.端口n名(连接信号n名)）input [端口1的信号位宽-1：0] 端口1名称， （输入口）按照端口顺序建立联系法，在引用时，严格按照模块定义的端口顺序来连接，不用标明原模块定义时规定的端口名。格式：模块名（连接端口1的信号名，连接端口2的信号名， ...... ，连接端口n的信号名）module 模块名（端口1名称，端口2名称，... ，端口n名称）；
2023-08-31 21:53:51
649
1
原创 Verilog学习笔记（二） 基本要素1.标识符、注释和格式
Verilog HDL中的标识符(Identifier) 是由任意字母、数字、$符号和_(下划线)符号的组成的字符序列，但标识符的第一个字符必须是字母或者下划线。6. wire/reg：用于定义信号的类型（wire信号定义和reg信号定义），wire表示连续信号，reg表示时序信号。2. assign：用于创建一个组合块，其中的代码会按照组合逻辑规则执行，产生wire信号语句的关键字。1. always：用于创建一个时序块，其中的代码会按照时序规则执行，产生reg信号语句的关键字。
2023-08-18 20:45:59
895
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人