AD6688手册（1—7）

目录

前言

一、FEATURES(产品特点)

二、FUNCTIONAL BLOCK DIAGRAM（功能模块图）

三、GENERAL DESCRIPTION（总体描述）

四、SPECIFICATIONS（规格）

4.1 直流电气规格

4.2 交流电气规格

4.3 数字化规格

4.4 SWITCHING SPECIFICATIONS（交换标准）

4.5 TIMING SPECIFICATIONS时间规范

五、ABSOLUTE MAXIMUM RATINGS（绝对最大额定值）

六、PIN CONFIGURATION AND FUNCTION DESCRIPTIONS1DENOTES CLOCK（引脚布局和功能性描述）

七、TYPICAL PERFORMANCE CHARACTERISTICS（典型性能特征）

---

---

前言

记录AD6688手册阅读。

---

一、FEATURES(产品特点)

AD6688采用JESD204B（子类1）协议进行数字串行编码输出。

JESD是JEDEC Solid State Technology Association（固态技术协会）制定的标准，全称应该是JEDEC Standard。用于连接数据转换器（ADC/DAC）与数字处理器（如FPGA、ASIC），旨在替代传统的并行接口（如LVCMOS/LVDS）。

特点：高带宽（支持多通道高速数据传输，高达十几G）、简化布局（减少PCB布线复杂度，降低同步难度）、可拓展性（支持多链路同步和灵活的通道配置）。

版本演进：JESD204A、JESD204B、JESD204C。

协议对比：

JESD协议栈：

1. 物理层：
   1. 采用差分信号（如CML），支持高速串行传输。
   2. 编码方案：JESD204A、B使用8b/10b（十位编码传输8位有效数据，两种字符，数据字符D.x.y和控制字符K.x.y，有效带宽为80%,3.125Gbp链路的有效数据速率为3.125*0.8=2.5Gbps，），JESD204C使用64b/66b（将64位原始数据封装成66个位块，64位数据+2位的同步头，提升有效带宽至约97%，32Gbps的有效速率为32*64/66=31Gbps，同步头01或者10，标记起始位置，帮助接收端去顶数据边界，类似于各种通信协议的帧头）。
2. 数据链路层：
   • 链路初始化：ILAS建立通道对齐。
   • 同步机制：子类1（SYNC~信号）、子类2（SYSREF同步），支持确定性延迟（确保数据从发送端（ADC/DAC）到接收端（FPGA/ASIC）的传输延迟是可预测且稳定的，避免因时延抖动导致的数据错位或系统同步失败。使用子类信号、链路初始化、通信协议设计、全局时间戳来实现，确定性时延需要测量）。
   • 错误检测：CRC校验（JESD204C新增FEC纠错）。
3. 传输层：

   • 数据映射：将ADC/DAC的采样数据打包为帧结构（如每帧多个转换器样本）。

   • 多链路支持：通过多通道绑定（Multi-Link）实现高吞吐量。

---

二、FUNCTIONAL BLOCK DIAGRAM（功能模块图）

三、GENERAL DESCRIPTION（总体描述）

AD6688的带宽是1.2Ghz。

包含两个14位宽3GSPS采样率的ADC，四个数字下变频DDC。模拟输出和时钟信号都是差分输入（怎么输入也是差分输入，怎么将单端的输入转换为差分输入）。2个ADC通过数据交叉复用连接到四个DDC的输入。这四个DDC通过四个GPIO进行片选。每个DDC由五级流水处理级，1个48bit的NCO，还有四个半带抽取滤波器组成。

通过SPI协议可以配置NCO的工作频段。可以通过配置实现多通道的配置，以及使用SYSREF+-和SYNCINB来进行多通道的同步。

四、SPECIFICATIONS（规格）

4.1 直流电气规格

可以看到，这是直流电气规格，表格上方是各种电压值，可以用来测量AD6688是否正常工作。

1.7Vp-p的满量程的输入电压，输入幅度是Ain=-2.0dBFS，dBFS计算公式：

那么原始值就是：