vivado: [VRFC 10-3236] concurrent assignment to a non-net ‘clk_5hz‘ is not permitted

最新推荐文章于 2025-04-11 01:58:36 发布
最新推荐文章于 2025-04-11 01:58:36 发布
阅读量1.4k 收藏 9
点赞数 13
CC 4.0 BY-SA版权
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_54508596/article/details/135897382
在编写仿真文件时遇到关于变量clk_5hz的错误，因为它是被测模块的输出变量，需将其类型改为wire以解决。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

写仿真文件的时候报错，原因是变量 'clk_5hz' 在被测模块中是输出变量，应该赋值为wire类型。

编译Error:concurrent assignment to a non-net out is not permitted解决方法
weixin_42499230的博客
10-17 483
将对应位置的变量由reg型改成wire型就可以了！
FPGA学习day2 代码报错总结以及Vivado使用中遇到的问题
crrrd的博客
01-17 1948
wire和reg的类型定义辨析，Vivado使用中遇到的小问题
【FPGA】[VRFC 10-3236] concurrent assignment to a non-net ‘data_out’ is not permitted
wind
06-01 9140
写作时间：2021-06-01 报错如下： [VRFC 10-3236] concurrent assignment to a non-net ‘data_out’ is not permitted [“F:/fpgaWork/project_test_gamma/project_test_gamma.srcs/sources_1/new/test_coe.v”:82] 解决方法： 这种问题，大多数是因为变量的wire 或reg 类型不匹配引起的。 主要有两种： 1）源文件调用（li’hua）别的模块时
vivado仿真报错：concurrent assignment to a non-net led is not permitted
qq_33946482的博客
03-28 4288
另外注意initial中只能对reg型进行赋值，如果led是wire型就会报以下错误。这是因为output默认是wire型，你在仿真文件中写成了reg型，所以会报错。删除对led的赋值即可。
reg和wire 与 always和assign没有匹配正确 concurrent assignment to a non-net c is not permitted
qq_41841283的博客
12-05 942
2.检测上升沿或者下降沿，综合出来为时序逻辑；当output为wire型时，在always中对c进行赋值，综合结束后报错，[Synth 8-2576] procedural assignment to a non-register c is not permitted；当output为reg型时，利用assign对c进行赋值，综合结束后有报错：[Synth 8-1852] concurrent assignment to a non-net c is not permitted；#二． 问题现象分析。
Verilog Tips 1:TestBench编写注意事项【concurrent assignment to a non-net ‘xxxx‘ is not permitted】解决
Verilog例化说明
08-29 2万+
一个案例： 待测试模块输入输出为： TestBench测试文件为： 一仿真，报错 concurrent assignment to a non-net ‘xxxx’ is not permitted 原因分析： 对于待测试模块的输出 “dout_7888”，在编写测试文件的时候，不能将与之交联的“dout_7888”定义为 reg 型，须改为 wire 型。 对于模块中的输出来说 即，不能以 TestBench中的 reg 型赋值给被测模块作为输出的 wire 型； 同，不能以 TestBench中的
[VRFC 10-3236] concurrent assignment to a non-net 'data' is not permitted ["D:/users/19956106162/duarom/duarom.srcs/sources_1/new/ram1.v":26]
最新发布
07-17
我们正在解决错误 [VRFC 10-3236] "concurrent assignment to a non-net 'data' is not permitted" 根据引用[3]中的案例，这个错误通常是因为在连续赋值语句（assign）中，左侧的目标变量（左值）不是wire类型（即...
VIVADO常见警告、错误及解决方法
热门推荐
芒果爱火锅的博客
12-04 8万+
1、综合中出现警告： [Synth 8-5788] Register Packet_header_reg in module RXDDSP is has both Set and reset with same priority. This may cause simulation mismatches. 解决方法：在复位时将寄存器Packet_header_reg的初值设置为0； 2、r...
concurrent assignment to a non-net out is not permitted
qq_34244712的博客
02-13 1万+
定义out为wire 类型，就可以解决掉
vivado仿真报错：concurrent assignment to a non-net out is not permitted
Shen_KL的博客
08-10 1万+
是因为将输出定义为了reg，改为wire即可
ERROR: [VRFC 10-529] concurrent assignment to a non-net sysclk is not permitted
wwmm_的博客
04-11 212
解决方法：在vivado的仿真tb.v文件中例化时，时钟信号需要放在第一个，不然会报错成，给时钟信号赋值了。
Vivado调试记录1.1
ZhangPH0812的博客
09-03 3240
时间：2018/09/03 软件版本：Vivado 2017.4 操作系统：Windows 10 报错提示： ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or...... 解决方法： 查看log控制台输出结果为：ERROR: [VRFC 1...
【随手查】Verilog编译报错
Jessaly的博客
03-30 1万+
的一些报错记录，方便日后查找，持续更。。。
[VRFC 10-529] concurrent assignment to a non-net an is not permitted ["C:/Users/chenxy/Desktop/digit
cxy_hust的博客
08-08 1万+
[VRFC 10-529] concurrent assignment to a non-net an is not permitted ["C:/Users/chenxy/Desktop/digit， 这个错误的意思是，对一个非网口类型的 an 同时赋值是不被允许的，也就是说，你在多个模块里都存在对an赋值的情况， 一定要把这些情况错开。...
vivado 仿真报错：ERROR: [VRFC 10-2987] ‘xxxxx‘ is not compiled in library ‘xil_defaultlib‘
diankui7151的博客
04-14 4496
vivado 仿真 error
error assignment of member ‘‘ in read-only object
sinat_28958127的博客
06-11 1万+
把函数名中结尾的const 删除
Vivado 仿真出现[VRFC 10-2063] Module not found while processing module instance错误的解决方法
lyl455133的博客
06-18 2万+
Vivado 仿真问题 vivado仿真出错： Please check the Tcl console or log files for more information. Vivado 仿真出错：[VRFC 10-2063] Module not found while processing module instance 解决方法：在vivado页面设置 vivado Settings --> simulation --> advanced 选择 Include all design
Vivado仿真时出现 [VRFC 10-2063] Module not found while processing module instance和[XSIM 43-3322]
weixin_45143788的博客
10-24 1945
笔者运行产生报错的背景：此次所运行的仿真无论是tb文件还是工程文件均正常，且在之前的环境中可以完美运行，Vivado版本保持与原来一致的情况下，仅移动了工程的位置。选择报错的IP核，右键选择Generate Output Products，所有例化报错的IP都要一个一个操作，操作完成后，笔者的工程可以正常仿真。在尝试无果后，由于我的工程报错主要是Xilinx IP导致，所以我就自己尝试复位IP的输出设置，将所有的IP核重新配置。此文档用来总结本人所遇到的各类报错，同时也希望帮助到别人。
[VRFC 10-3236] concurrent assignment to a non-net 'led_out' is not permitted ["F:/vivado/project/project_4/project_4.srcs/sim_1/new/pwm_tb.v":33]
07-17
这个错误是由于在Verilog代码中对非网类型的变量 '_out' 进行了并发赋值致的。在您的代码中，您在 'pwm_tb.v' 文件的第33行对 'led_out' 进行了并发赋值操作。然而，并发赋值只能用于网类型（如 wire 或 reg），而不...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值