4选1多路选择器

最新推荐文章于 2025-04-09 21:33:59 发布

毓可琢

最新推荐文章于 2025-04-09 21:33:59 发布

阅读量2.9w

点赞数 12

文章标签： verilog 程序人生

本文链接：https://blog.youkuaiyun.com/qq_54046303/article/details/118047867

版权

本文详细介绍了如何使用Verilog描述4选1多路选择器，并提供了实验设计与测试代码。通过实例化和连接信号，验证了选择器的功能，包括如何给w和s赋值，观察输出f的正确响应。实验结果显示，当s取不同值时，f正确选择了w的不同位。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

实验一：
教材书《数字逻辑基础与Verilog设计》P112.图4.28-4选1多路选择器

在这里插入图片描述

4选1多路选择器的另一种描述（可以采用If-else语句描述4选1多路选择器）
本例定义了一个4位向量w而不是单一信号w0，w1,w2以及w3;并且s的4个不同的值定义为十进制数而不是二进制数。

实验设计代码：

module mux4to1(w,s,f);
input [0:3]w;
input [1:0]s;
output reg f;

always@(w,s)
   if(s==0)
      f=w[0];
   else if (s==1)
      f=w[1];
   else if (s==2)
      f=w[2];
   else
      f=w[3];
		
endmodule

测试代码：

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

毓可琢

关注关注

12
点赞
踩
119

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

四选一的多路选择器

Shining0596_Limcy

08-13

2479

制作一个四选一的多路选择器，要求输出定义上为线网类型

Verilog入门——4选1多路选择器及case语句表述方式以及详解

QI__HAO的博客

01-15

4325

【代码】Verilog入门——4选1多路选择器及case语句表述方式以及详解。

参与评论您还未登录，请先登录后发表或查看评论

多路选择器（4选1）

djrts的博客

06-05

7315

Verilog 多路选择器 实验内容：做一个4选1的mux，并且进行波形仿真和2选1的mux对比，观察资源消耗的变化 1.MUX4-1 实验代码部分： module MUX( IN0 , // input 1 IN1 , // input 2 IN2 , // input 3 IN3 , // input 4 S0 , // select 1 S1 , // select 2 OUT ); // out dat

EDA实验----四选一多路选择器设计(QuartusII)

热门推荐

m0_73633088的博客

11-11

2万+

这里我们会看到，下面有一个芯片，这个也就是我们写好了的sof文件，然后就是通过你的电脑接口去连接到开发板，如果你看到上面有一个No Hardware的时候，你点击旁边的按钮进行接口设置，设置为USB接口即可。然后就是点开block文件，然后点击选择元器件，点开project文件夹，这里我们就会看到，有一个生成的元器件，也就是我们前面Verilog语言编程的元器件。（根据实际情况需求去绑定）如图所示，点击此处编译运行。然后，把这个文件设置为顶层文件，右键点击这个.v文件，然后如下图所示，点击设置顶层文件。

数字电子技术基础（四十一）——数据选择器

qq_54186956的博客

04-09

1823

本文主要介绍的是数据选择器的内容，包括二选一、四选一的数据选择器的真值表、逻辑式、电路图等，还介绍了包括74HC153芯片的基本介绍

FPGA四选一多路选择器

2301_76461741的博客

07-20

6535

咔嚓又是一天。

eda实验4选1多路选择器

11-08

EDA实验课上做的四选一多路选择器，希望有帮助。我也是刚学的EDA课程

四选一多路选择器

qq_41982581的博客

09-05

1万+

module cy4(out,i0,i1,i2,i3,s1,s0); output out; input i0,i1,i2,i3; input s1,s0; reg out; always @(s1 or s0 or i0 or i1 or i2 or i3) begin case({s1,s0}) 2’b00: out = i0; 2’b01: ou...

【数字电路设计】基于与门或门非门的4选1多路选择器电路原理图及仿真：实现153芯片输出控制功能

最新发布

06-06

内容概要：本文档详细介绍了如何使用基本逻辑门（与门、或门、非门）构建一个4选1多路选择器电路。文章首先阐述了设计该电路的缘由，即为了实现从四个输入中选择一个输出的功能。接着，具体解释了电路的工作原理：当...

eda fpga verilog 4选1多路选择器

03-22

4选1多路选择器，顾名思义，有四个输入端（I0, I1, I2, I3）和一个控制端（Sel），Sel通常为二进制信号，根据Sel的值，多路选择器会选择一个输入作为输出。例如，当Sel为00时，输出O将等于I0；Sel为01时，输出O等于...

四选一 多路选择器 VHDL程序

12-01

这个程序实现了用VHDL完成多选一的效果由此程序可以改十路以上的

EDA四选一多路选择器的设计

07-14

多路选择器（又称为数据选择器） ①功能在选择变量控制下，从多路输入数据中选中某一路数据送至输出端。对于一个具有2n个输入和1个输出的多路选择器，有n个选择变量。 ②典型芯片典型中规模多路选择器有双4路数据选择器74153，其引脚排列图和逻辑符号如图1（a）、（b）所示。 数据选择器74153芯片含两个4路数据选择器，每个选择器接收4路数据输入，产生一个输出，两个4路数据选择器共用两个选择变量。芯片有16条引线，其中1D0～1D3，2D0～2D3为8条数据输入线，A1和A0为选择输入线，1Y、2Y为2条输出线，1G、2G为使能控制端，另外有1条电源线和1条地线。 4路数据选择器的输出函数表达式为式中，mi为选择变量构成的最小项。 ③应用 多路选择器除完成对多路数据进行选择的基本功能外，还可用来实现数据的并-串转换、序列信号产生以及实现各种逻辑函数功能。例如采用4路选择器74153实现如下逻辑函数的功能解给定函数为一个3变量函数，由于4路选择器具有2个选择控制变量，所以用来实现3变量函数功能时，应该首先从函数的3个变量中任选2个作为选择控制变量，

四选一多路选择器vhdl程序代码

02-23

四选一多路选择器vhdl程序代码,利用max+plus软件进行仿真，课堂上的代码，亲测成功。

VHDL 4选一选择器

03-24

VHDL语言，四选一选择器试验。 entity mux41a is port(a,b:in std_logic; s1,s2,s3,s4:in std_logic; y: out std_logic); end entity mux41a; architecture one of mux41a is signal ab:std_logic_vector(1 downto 0); begin ab y y y y null; end case; end process; end architecture one;

4选1数据选择器

01-21

使用Labview实现4选1数据选择器，是一个简单的可供学习的labview实例

【FPGA】四选一多路选择器

qq_59554113的博客

02-07

673

设计的关键就在于要保证输入00的时候要输出为001，输入01的时候要输出010，输入10的时候要输出011，输入11的时候要输出100，故代码中使用了case语句来分类讨论输入信号w的数据，其他需要注意的是，要保证使能端en有效的时候才能进行信号的选择，否则容易有初始化信号与输入信号有所重叠导致实验失败。可以看到，输出变量out按照1-2-3-4的顺序都依次输出了一次，分别对应着四个输入端，也符合仿真代码中只执行一个选择周期的逻辑，可见实验代码没有问题。可见实验电路和实验代码都没有问题，实验结束。

四选一多路器( 牛客 Verilog VL1 ）

qq_50534651的博客

08-31

1387

牛客 verilog VL1四选一多路器