qq_52215423的博客

基于FPGA&WS2812B的贪吃蛇

FPGA通过读写突发对DS1302时钟的配置&驱动

Nios系统的所有外设都是通过Avalon总线与Nios CPU相接的，Avalon(阿瓦隆) 总线是一种协议较为简单的系统总线(内总线)，Nios通过Avalon总线与外界进行数据交换。之前就一直有所耳闻，并没真正去深入的了解过，今天让我们一起来学习学习。Avalon总的来说，Avalon可以方便我们轻松的连接各种组件，进而简化我们的系统设计。常用于我们的流式传输高速数据、读写寄存器和存储器以及控制片外器件的接口。接口可以应用于我们的自定义组件或英特尔原有的组件。

随着深入的学习，前面学习的eeprom、flash的存储容量已不满足我们的使用，sdram能够提供相对比较大的存储空间、读写速度快、价格相对便宜等优点被广泛应用。需要注意的是，我们这里采用的是电容的存储方式，我们需要不断的刷新来保证我们的数据不丢失。SDRAM：全称是Synchronous Dynamic Random Access Memory，S表示我们的同步，D表示我们的动态，RAM表示我们的随机动态存储器，那么中文全称就应该是同步动态随机存储器。

前面学习了我们的spi协议，下面我们需要对Flash芯片手册进行简单的学习总结，后面通过spi协议对flash进行读写。FLASH 存储器又称闪存，是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据信息）存储器，一般用来保存一些重要的设置信息或者程序等等。通常采用 SPI 协议跟 FLASH 芯片进行数据交互。W25Q16BV是串行闪存为空间，引脚和功耗有限的系统提供存储解决方案。25Q 系列提供的灵活性和性能远远超过普通串行闪存设备。

SPI协议是我们的重要通信协议之一，我们需要掌握牢靠。SPI是“全双工”（具有单独的发送和接收线路），因此可以在同一时间发送和接收数据，另外SPI的接收硬件可以是一个简单的移位寄存器。这比异步串行通信所需的完整UART要简单得多，并且更加便宜；MISO：Master input slave output 主机输入，从机输出（数据来自从机）；MOSI：Master output slave input 主机输出，从机输入（数据来自主机）；SCLK。

RGB_LCD简介

Nios初体验之——Hello world!

Error (10200): Verilog HDL Conditional Statement error at key_clock.v(402): cannot match operand(s)

基于FPGA的超声波测距——UART串口输出

Qsys是Altera下的一个系统集成工具，可用于搭建复杂的嵌入式系统，搭建复杂的嵌入式系统，搭建完成的系统可以作为后续软件开发的硬件基础。并且可以通过Qsys来调用官方的IP核进行加速，也可以自己设计自己的IP核来制作符合需求的硬件系统。这里只是简单的介绍了下Qsys的概念，架构等，具体的操作还得后面的实操。因为学其他的乏味了，换换口味尝试一下。

HDMI协议实现彩条静态显示&方块移动

在写verilog测试文档用于对项目仿真时报：这个好像是什么编码字符问题，估计是我们使用的utf-8,里面包含了asscill的字符，然后没有识别出来。我猜测应该是我在敲TAB键的时候处于中文，所以我们进行少用TAB键进行空格的处理。

HDMI接口协议

FPGA实现串口回环

FPGA FIFO——IP核

FPGA简单双端口RAM——IP核

quartus18.0如何下载安装Cyclone V器件库

FPGA单端口RAM——IP核

SignalTap II 软件使用步骤

按键控制流水灯方向——FPGA

流水灯——FPGA

静态数码管

呼吸灯

触摸按键控制LED灯亮灭

FPGA实现简易的自动售货机模型

基于FPGA的超声波测距——数码管显示

HLS

数码管实现电子时钟

VGA

NIOSII 软核设计

一位全加器及四位全加器————FPGA

IP核简介及PLL_IP核的调用

FPGA——多路选择器实现按键控制LED灯的亮灭

Quartus中运用多种方式设计一个D触发器，并进行仿真，时序波形验证