qq_50761108的博客

WellWell TapWell Pin和PSUB Pin是设计简化工具，它们直接标记Well层（如N-Well）和的电气连接，简化了布局设计过程。通过这些标记层，设计者不需要手动添加Well Tap来连接Well和Substrate，因为工具已经能够自动识别这些电气连接。这不仅减少了设计中的复杂性，还可以加速LVS和PEX的验证过程。这种方法有效地简化了设计流程，确保了布局的一致性，并减少了手动添加Well Tap的工作量。

然后在后仿真的时候，一个很关键的点是view要选择schematic，然后要在那个inherited view list之前加入spice模型。关于DRC，LVS，PEX可以参考之前的candence tutrial，是在微信上；首先是前仿真和schematic的设计，参考的是ASAP7nm的tutorial；防止自己忘记，先把资料列在这里，以防之后不会仿真了。然后后仿真的内容是参考csdn的文章来进行的。w list之前加入spice模型。

文件头部温度信息：标称温度25°C，电路温度27°C寄生参数描述文件中的.subckt语句定义了几个不同的子电路（subckt是 SPICE 格式中用于定义子电路的声明），这些子电路包含寄生电阻、电容等信息。每个子电路代表某个部分的寄生效应，通常是与设计中不同节点或信号连接点相关的寄生。这个 PEX 文件描述了一个反相器电路不同节点之间的寄生电阻和寄生电容。每个.subckt子电路代表了反相器中与不同节点（如 VDD、VSS、输入 A、输出 Y）相关的寄生效应。