qq_46359697的博客

提示本篇博客是某一位大神关于存储器模型连载文章的链接1.一个藤上七朵花大白话存储器模型（1）——“一个藤上七朵花”

1.前提准备与提示1.1. 前提准备阅读博客之前，你需要一些准备工作F1参考手册，F1数据手册，F4参考手册，F4数据手册，Flymcu（串口下载软件），正点原子Alientek的原理图。1.2. 提示本系列博客的讲述方式将严格按照引言中的流程本系列博客中会用到很多F4相关的资料（F1相关资料不全）基于问题的猜想可能是正确的也可能是错误的！！！博客中出现的资料都在前提准备中有提到，如果找不到可以联系我联系方式 QQ:2567434944实验前的必备知识你只需记住就行，不需要知道为什么，

引言1.起因2.方式3.建议4.内容5.总结1.起因说来也碰巧，我的第一篇博客就是写STM32启动文件相关的知识！！！然而现在，我再次写STM32启动文件相关的内容是因为我发现了太多我曾经不知道的技术细节，而这些技术细节都是我学过cortex-a系列的芯片之后（脱离了keil这个集成开发环境，在linux下编程）回过头来再看cortex-m系列的芯片的时候领悟到的。keilMDK封装好了很多技术细节，这是你在使用keil的时候无法了解到的！！！我发现了STM32启动文件有这么多技术细节（可能这些技

1.Cortex-A7 MPCore架构1.1.说明I.MX6UL 使用的是 Cortex-A7 架构，给大家介绍一下 Cortex-A7 架构的一些基本知识。了解了 Cortex-A7 架构以后有利于我们学习RTOS，因为后面有很多例程涉及到 Cortex-A7架构方面的知识，比如处理器模型、 Cortex-A7 寄存器组等等。1.2.简介Cortex-A7 MPcore 处理器支持 1~4 核，通常是和 Cortex-A15 组成 big.LITTLE 架构的，Cortex-A15 作为大核

Cortex-A7 中断系统详解1、中断是什么？2、STM32中断系统和 Cortex-M(STM32)中断系统的异同2.1、中断向量表2.2、NVIC(内嵌向量中断控制器)2.3、中断使能2.4、中断服务函数3、Cortex-A7 中断系统详解3.1、Cortex-A7 中断系统简介3.2、GIC 控制器简介3.2.1、 GIC 控制器总览3.2.2、中断 ID3.3.3、 GIC 逻辑分块3.3、CP15 协处理器3.3.1、c0 寄存器3.3.2

CISC(Complex Instruction Set Computers，复杂指令集计算集)和RISC(Reduced Instruction Set Computers)是两大类主流的CPU指令集类型，其中CISC以Intel，AMD的X86 CPU为代表，而RISC以ARM，IBM Power为代表。RISC的设计初衷针对CISC CPU复杂的弊端，选择一些可以在单个CPU周期完成的指令，以降低CPU的复杂度，将复杂性交给编译器。举一个例子，CISC提供的乘法指令，调用时可完成内存a和内存b中的两个

cpu是如何响应中断话不多说，先来看看本篇文章的思维导图。1.NVIC的理解在讲解cpu是如何响应中断之前，我们先来讲解以下NVIC，可能不是讲的很全，只是挑一些比较深的东西。先来看看NVIC的结构。这是NVIC的控制器，其实NVIC在内存中就是一个接口芯片，通过译码电路连接到总线上，可以把NVIC想象成一个内存块。这些寄存器就是控制NVIC的主要的寄存器，我们对NVIC的配置大部分都是通过对上面的寄存器进行配置以实现我们想要的功能。每个寄存器的功能可以去CORTEX-M4手册上去看看。