verilog学习笔记（HDLbits基础篇）

最新推荐文章于 2025-03-13 14:00:50 发布
最新推荐文章于 2025-03-13 14:00:50 发布
阅读量2.9k 收藏 16
点赞数 3
文章标签： vhdl
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_46198448/article/details/120614522
版权

HDLbits 基础篇

目录

HDLbits（verilog练习网站）

拼接运算符

运算符号：

功能：

图例： 

代码实现：

非门（notgate）

运算符号：

功能：

图例：

代码实现：

波形效果：

 与门（andgate）

运算符号：

功能：

图例：

代码实现：

波形效果：

或非门（norgate）

运算符号：

功能：

图例：

代码实现：

波形效果：

异或门（xorgate）

运算符号：

功能：

图例：

代码实现：

波形效果：

 线状类型声明（wire decl）

例：

`default_nettype:

说明：

 7458电路

图例：

 代码实现：

波形效果：

拼接运算符

最低0.47元/天 解锁文章
HDLBits学习笔记：Sequential Logic
acmgotoac的博客
04-08 487
99. Four-bit binary counter 没什么说的 module top_module ( input clk, input reset, // Synchronous active-high reset output [3:0] q); initial q = 4'b0; always @(posedge clk) begin if(reset) q <= 4'h0; e
verilog学习 | HDLBits：在线学习答案
热门推荐
驚蟄的博客
07-01 1万+
HDLBits 在提供 Verilog 基础语法教程的同时，还能够在线仿真 Verilog 模块。
HDLBits - Verilog学习笔记
Fourier_xyz的博客
09-19 545
源：https://hdlbits.01xz.net/wiki/Wire4。
verilog代码中为什么要加`default_nettype none
最新发布
CNL_HHR的博客
03-13 203
通过添加default_nettype none语句，禁止了Verilog的默认行为，要求在使用信号之前显式声明信号类型。Verilog语言允许在使用信号之前不显式声明信号类型，而是根据信号名的前缀来推断信号的类型（比如wire或reg）。例如，下面的代码片段中，如果不加default_nettype none，Verilog编译器将不会报错，但是很明显大写的C是一个笔误。如果信号的类型不是显式指定的，那么代码的阅读者可能需要查看整个代码来确定信号是wire还是reg。
【HDLBits刷题】HDLBits_Verilog学习笔记Ⅱ——Verilog Language_More Verilog Features
weixin_49391089的博客
07-03 891
Verilog 有一个三元条件运算符 (?: )，与 C 非常相似：(condition?这可用于根据一行中的条件 (mux！) 选择两个值中的一个，而无需在组合 always 块中使用 if-then。示例：(0?3 : 5) // 这是 5，因为条件为假。(sel?b : a) // 由 sel 选择的 a 和 b 之间的 2 对 1 多路复用器。always @(posedge clk) // T 触发器。~q : q;always @(*) // 单输入 FSM 的状态转换逻辑。
Verilog学习笔记 HDLBits——Procedures
bigRr的博客
07-14 753
由于数字电路由用线路连接的逻辑门组成，因此任何电路都可以表示为一些模块和赋值语句的组合。然而，有时这并不是描述电路最方便的方式。过程块提供了描述电路的另一种语法。 组合逻辑always等价于assign语句，因此总有一种方法可以用两种方式表达组合电路。使用哪一种语法的选择主要是哪种语法更方便的问题。过程块内部代码的语法与外部代码不同。过程块拥有更丰富的语句集(例如，if-then, case)，不能包含连续的赋值*，但也引入了许多新的非直观的错误。(*过程式连续赋值确实存在，但与连续赋值有所不同，且不可综合
HDLBits-Verilog学习小结（一）wire and gate
Ryzen3的博客
09-18 1327
目录1 wire1.1 连续分配1.2 多个连续分配2 gate2.1 notgate2.2 andgate2.3 norgate2.4 xnorgate 1 wire 1.1 连续分配 question： 连续分配将右侧连续分配给左侧，因此RHS的任何更改都可以立即在LHS中看到。 与物理电线不同，Verilog中的电线（和其他信号）是定向的。这意味着信息仅在一个方向上流动，从（通常是一个）源到接收器（该源通常也称为将值驱动到电线上的驱动器）。 在Verilog“连续分配”（assign left_
HDLBits之Verilog学习记录 Day1
一只大憨憨的博客
06-21 461
1 Simple Wire Create a module with one input and one output that behaves like a wire. 注：、 1 Verilog 中的线（和其他信号）是有方向的。 2 在 Verilog 的“连续赋值”( assign left_side = right_side;) 中，右侧的信号值被驱动到左侧的导线上。赋值是“连续的”，因为即使右侧的值发生变化，赋值也会一直继续。连续分配不是一次性事件。 模块和端口声明创建了电路的黑色部分。通过添加
HDLBits学习笔记.docx
04-07
在Verilog语言中，HDLBits是一个非常有用的资源，提供了许多简单而有意义的例子来帮助学习者理解和掌握Verilog的关键概念。下面将详细讨论文档中提到的两个重要知识点：隐含网（Implicit Nets）和未打包与打包数组...
HDLBits标题记录（基于Verilog）_HDLBits_HDLBits刷题记录
08-27
HDLBits标题记录（基于Verilog）_HDLBits_HDLBits刷题记录（基于Verilog）（基于Verilog）_HDLBits.zip_HDLBits
【Verilog基础】学习笔记和思路整理
m0_62972188的博客
06-08 1592
本文主要根据博主的入职整个Verilog学习过程提供一些整体学习思路，从基础到后续设计等，由浅入深整合一些相关的内容，因此涉及很多细节和拓展的内容也需要自己花时间再深入学习。
HDLBits学习笔记
qq_43562385的博客
02-15 512
Problem10——Vectors module top_module( input [2:0] vec, output [2:0] outv, output o2, output o1, output o0 ); assign outv = vec; // This is ok too: assign {o2, o1, o0} = vec; assign o0 = vec[0]; assign o1 = vec[1]; assign o2 = vec[2]; end.
HDLBits学习笔记（107~115)
Dspangpang的博客
11-15 1106
HDLBits学习笔记（107~) 学习阶段：有问题发873727286@qq.com大家一起讨论。
HDLBits学习笔记（66~72)
Dspangpang的博客
08-05 721
HDLBits学习笔记（66~) 学习阶段：有问题发873727286@qq.com大家一起讨论。 题目66 Hadd 题干：Create a half adder. A half adder adds two bits (with no carry-in) and produces a sum and carry-out. 题目大意：构建一个半加器。输出两个输入的加法和进位。 题目分析：有两种方法 1、画出真值表 可以看出：cout = a&b ; sum=a^b; 2、直接用软件方法计算。
HDLBits学习笔记（1~10）
Dspangpang的博客
07-21 979
HDLBits学习笔记（1~10） 学习阶段：有问题发873727286@qq.com大家一起讨论。 题目1： 题目大意：构建一个没有输入，只有一个输出的电路，并且输出一直是1(逻辑高电平)。 题目解析：最简单的电路，直接写。 答案： module top_module( output one ); // Insert your code here assign one = 1'b1; endmodule 题目2： 题目大意：构建一个没有输入，只有一个输出的电路，并且输出一直是0(逻辑高电平)
HDLBits学习笔记Vectors
m0_57142809的博客
11-28 553
Vectors Vectors 向量用于使用一个名称对相关信号进行分组，使其更便于操作。 wire [7:0] w; declares an 8-bit vector named w that is functionally equivalent to having 8 separate wires. vector的声明将维度（长度）在vector名称之前，这与C语法不同。然而，正如您所期望的那样，部件选择在向量名称之后有维度（长度）。 wire [99:0] my_vector; // Decl
HDLbits 学习笔记: Problem 109 - Left/right arithmetic shift by 1 or 8
sinat_33201827的博客
12-24 283
最近在做HDLbits的题，主要是为了复习以前学的数电知识以及熟悉verilog语法，这篇文章用来记录刷题过程中碰到的知识点。
20210329HDLBits学习笔记：Verilog language - vectors
acmgotoac的博客
03-29 261
vector reversal1: assign out[7:0] = in[0:7]; does not work because Verilog does not allow vector bit ordering to be flipped. 因此只能想到按bit使用连接符 module top_module( input [7:0] in, output [7:0] out ); assign out = {in[0], in[1], in[2], in[3], in[4]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值