FPGA|Verilog-SPI驱动

最近准备蓝桥杯FPGA的竞赛，因为感觉官方出的IIC的驱动代码思路非常好，写的内容非常有逻辑并且规范。也想学习一下SPI的协议，所以准备自己照着写一下。直到我打开他们给出的SPI底层驱动，我整个人傻眼了，我只能说，嗯，这个SPI驱动和之前的IIC驱动一定不是一个人写的，本次给出的SPI驱动真的太差劲了，我虽然按照他的思路写了，但是感觉写下来非常难受，还是咬牙坚持下来了，下面我们就来分析一下官方给的SPI的驱动代码的不足之处：

1. 状态机的设置非常不合理
   

2. 使用两段式状态机，组合逻辑里面竟然使用非阻塞赋值…这是最低级的错误了（在图片中展示了）
   

3. 时钟分频不准确（放入图片）
   虽然始终不精确，50分频变为52，但是因为差的不多，不太影响通信
   

4. 状态机设置转换条件不明确
   第一眼看都不知道怎么个转换关系
   

全部代码：
通过网盘分享的文件：spi_master.v
链接: https://pan.baidu.com/s/1riRYdltzmhM4Uz5GDlOCng?pwd=a77h 提取码: a77h
–来自百度网盘超级会员v8的分享
总结
虽然能够运行，但是官方给的代码质量确实太低了