qq_45382733的博客

一、TCL 脚本运行方式主流程中每一步都有对应的命令，这些命令可以直接写在一个 tcl 脚本中，在pds 界面如下的 Console 窗口，可以 source 一个 tcl 文件执行。示例脚本如下：add_design “E:/add.v”add_design “E:/assign001.v”set_arch -family Logos -device PGL22G -speedgrade -6 -package FBG256synthesize -synplify_pro -selected

1、Device Map 的选项设置【Pango Design Suite 用户手册.pdf】第86页有可选项可用于优化。

1、选中文本中某块内容，右击鼠标 Comment Selection，可对选中的内容添加/* /注释。Uncomment Selection就会消掉选中部分的/ */注释。Comment Line同理。2、查找和替换：Ctrl+R3、行号搜索： Ctrl+G4、 CTRL+D：复制光标所在行并另起一行将其粘贴。5、CTRL+L：剪切光标所在行的内容。...

一、用户约束文件手册第50页二、物理约束1、管脚约束a.编辑管脚约束文件(x)b.图形操作生成管脚约束文件(√)在tools点击物理约束，然后生成一个.pcf文件，就会出现下面的界面。2、布局约束a.编辑布局约束文件b.图形操作生成布局约束文件(见手册第58页)3、区域约束见手册第59页...

【Compile】：生成 source code RTL 网表；【Synthesize】：综合；【Device Map】：映射，进行 design 网表文件的转化和与器件资源的映射工作；【Place & Route】：布局布线；【Place & Route】/【Report Timing】生成布局布线后时序报告；【Place & Route】/【Report Power】生成布局布线后功耗报告；【Place & Route】/【Generate Netlist】生

时序约束文件 .sdc物理约束文件 .pcf.fdc工程文件 .pdsVerilog文件 .v综合后的Verilog文件 .vmip核文件 .idf或.vmap映射/布局布线生成 .adf布局布线生成 .prr