<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[麻豆骄傲的博客]]></title><description><![CDATA[在学习中成长，在成长中学习]]></description><link>https://blog.youkuaiyun.com/qq_45358336</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; qq_45358336]]></copyright><item><title><![CDATA[RR轮询器设计]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/161022638</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/161022638</guid><author>qq_45358336</author><pubDate>Tue, 12 May 2026 17:25:41 +0800</pubDate><description><![CDATA[本文介绍了一种基于轮询(Round Robin)的公平调度器设计。该设计采用二进制补码数学实现高效调度，具有门电路小、延迟低的优点。核心采用&quot;话筒传递&quot;机制：1)请求信号触发授权；2)锁定机制确保当前请求持续时独占资源；3)请求释放后立即轮询下个请求者。关键技术包括：通过位运算提取最低位1实现优先级仲裁，动态更新掩码确保公平轮询，以及锁定状态判断逻辑。该设计特别适合芯片级实现，能高效处理多路数据合并场景，保证各通道获得均等传输机会。]]></description><category></category></item><item><title><![CDATA[FPGA实现TCP通信三（测试篇）]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/160252862</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/160252862</guid><author>qq_45358336</author><pubDate>Fri, 17 Apr 2026 16:44:09 +0800</pubDate><description><![CDATA[共同导致的。]]></description><category></category></item><item><title><![CDATA[FPGA实现TCP通信二（代码篇）]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/159989456</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/159989456</guid><author>qq_45358336</author><pubDate>Mon, 13 Apr 2026 10:45:15 +0800</pubDate><description><![CDATA[TCP三次握手四次挥手通信verilig实现]]></description><category></category></item><item><title><![CDATA[FPGA实现TCP通信]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/159976183</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/159976183</guid><author>qq_45358336</author><pubDate>Thu, 09 Apr 2026 16:12:43 +0800</pubDate><description><![CDATA[使用Verilog实现TCP通信]]></description><category></category></item><item><title><![CDATA[惊呆了！未经我同意，自动将帖子改成vip，还收费]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/159169424</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/159169424</guid><author>qq_45358336</author><pubDate>Tue, 17 Mar 2026 17:15:04 +0800</pubDate><description><![CDATA[我非常不喜欢这样的，还是想要一个开放的、免费的学习交流环境（没有恶意，表达一下自己的想法，我无法改变别人但我会这样）我真是服了，我在这里面写写记记就是为了可以把自己平常学习内容和其他志同道合的小伙伴一起讨论学习，自己也好久没上来看自己的主页了，今天突然发现我的文章变成vip了。平常就最方案学习分享的东西收费或者强制关注贴主。]]></description><category></category></item><item><title><![CDATA[Verliog HDL硬件描述语言学习笔记（六）]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/125462407</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/125462407</guid><author>qq_45358336</author><pubDate>Tue, 05 Jul 2022 18:26:40 +0800</pubDate><description><![CDATA[在数字逻辑系统的设计中，组合逻辑部件(如多路器、比较器、加法器、乘法器、双向三态门和总线等)电路结构和性能作为最基础的知识是必须了解和掌握的。
下面对一些组合逻辑部件的基础内容进行进一步的阐述。.........]]></description><category></category></item><item><title><![CDATA[Verliog HDL硬件描述语言学习笔记（五）]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/125273690</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/125273690</guid><author>qq_45358336</author><pubDate>Fri, 24 Jun 2022 17:17:33 +0800</pubDate><description><![CDATA[Verilog HDL模型可以是实际电路中不同级别的抽象，即对同一物理电路可以使用Verilog在不同层次上对其进行描述。]]></description><category></category></item><item><title><![CDATA[Verliog HDL硬件描述语言学习笔记（四）]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/124365167</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/124365167</guid><author>qq_45358336</author><pubDate>Sun, 05 Jun 2022 19:29:42 +0800</pubDate><description><![CDATA[最近学习了Verliog语法种几种常用于调试和查错的系统任务以及编写实用模块时常用的编译预处理语句。]]></description><category></category></item><item><title><![CDATA[Verliog HDL硬件描述语言学习笔记（三）]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/124059775</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/124059775</guid><author>qq_45358336</author><pubDate>Sat, 23 Apr 2022 15:21:49 +0800</pubDate><description><![CDATA[记录Verliog语言中两种结构语句和如何定义与使用任务与函数]]></description><category></category></item><item><title><![CDATA[Verliog HDL硬件描述语言学习笔记（二）]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/123384771</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/123384771</guid><author>qq_45358336</author><pubDate>Fri, 11 Mar 2022 16:36:45 +0800</pubDate><description><![CDATA[记录Verliog HDL中常用语句的用法和注意点
2.1 条件语句
2.2 多路分支语句
2.3 循环语句
2.4 块语句

]]></description><category></category></item><item><title><![CDATA[office2013卸载工具]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/120940019</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/120940019</guid><author>qq_45358336</author><pubDate>Sun, 24 Oct 2021 20:45:28 +0800</pubDate><description><![CDATA[office2013卸载工具
年幼无知安装Visio时遇到安装问题无法安装，习惯性询问了度娘，很给力的度娘给了我NT的答案：

就是这个NT的答案，让我做出了一个悔恨万分的决定，在没有备份的情况下删掉了所有有关office的注册表。很“幸运”就这样我的office不能重新安装也不能卸载（电脑管家、控制面板都试过了）。
所以，千万千万不要在没备份的情况下删掉你电脑里的注册表
这时你该怎么办呢，别急，我这里找到一个卸载软件，亲测有用。链接如下:
链接：https://pan.baidu.com/s/1GV-Lj]]></description><category></category></item><item><title><![CDATA[ISE14.7程序固化步骤]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/117962795</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/117962795</guid><author>qq_45358336</author><pubDate>Wed, 16 Jun 2021 20:00:13 +0800</pubDate><description><![CDATA[ISE14.7程序固化步骤
一、固化程序原因
在编写FPGA程序时，我们可以在测试程序的功能的时候去带电烧写程序，但是当程序功能满足我们的设计需求的时候，就想要把程序存放在外部的Flash中，这样即便掉电了以后，等到下次重新上电，FPGA就可以直接从Flash中把代码加载到内部运行，达到方便简单的效果。
由于bit不能直接下载到QSPI Flash中，所以必须先把bit文件转化为.mcs文件，然后才能下载到QSPI Flash中。
下面教大家如何实现转化.mcs文件。
二、固化程序步骤
1.bit文件生成
]]></description><category></category></item><item><title><![CDATA[嵌入式系统常用指令集表格整理]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/114358861</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/114358861</guid><author>qq_45358336</author><pubDate>Thu, 04 Mar 2021 10:41:08 +0800</pubDate><description><![CDATA[嵌入式系统常用指令集表格整理一、ARM处理器指令集二、ARM汇编语言
ARM处理器专场（以下所有表格都是关于ARM处理器的）
最近整理了一下在学习嵌入式过程中常用到的（注意不是全部）一些指令，按类整理成了表格并对一些指令做了相关的注释，方便自己在以后的学习中可以快速的查阅和记忆，仅供参考，欢迎指正。
一、ARM处理器指令集


注：箭头所指表示数据读取、传输方向


5.协处理器指令（5条）
6.异常中断指令
SWI  软件中断指令
BKPT断点中断指令
ps:5和6 在我学习过程中目前遇到的很少，也可能是]]></description><category></category></item><item><title><![CDATA[FPGA--串口通信基础知识]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/111224337</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/111224337</guid><author>qq_45358336</author><pubDate>Tue, 15 Dec 2020 17:07:56 +0800</pubDate><description><![CDATA[FPGA–串口通信基础知识
首先，明确以下内容：
一、串口、并口、USB接口
1、串口叫做串行通信接口，它是指数据一位一位的顺序传输，最少只需要一根传输线即可完成，成本低但传输速度慢。串行通讯的距离可以从几米到几千米；根据信息的传送方向，串行通信可以进一步分为单工、半双工和全双工三种。串口的出现是在1980年前后，最初是用来连接鼠标等设备，也可用于两台计算机之间的互连及数据传输。由于串口不支持热插拔及传输速率低，目前电脑的主板已经开始不再使用串口，多用于工控和测量设备以及部分通信设备中。
2、并口又称为并行]]></description><category></category></item><item><title><![CDATA[笔记本电脑无法U盘启动]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/109743806</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/109743806</guid><author>qq_45358336</author><pubDate>Tue, 17 Nov 2020 15:22:44 +0800</pubDate><description><![CDATA[笔记本电脑无法U盘启动
最近电脑出了一些问题，其他功能都很正常，但就是不可以关机睡眠和重启。关机出现的问题就是感觉有种关机过程中死机的感觉，一直显示正在关机，突然黑屏之后以为关机了，但是电脑的散热风扇还在转，电源指示灯也是亮着的。重启呢，则感觉变成了关机。睡眠就是电脑熄屏之后就无法唤醒了。这个问题困扰了我很久，对于一个强迫症患者我实在是忍受不了。在尝试了网上无数个方法之后，我选择了最后的无奈之举，重装系统。
再重装系统中，我想大家都遇到过很多问题，今天我就记录一下我的问题。
U盘启动盘规规矩矩的按网上的教程]]></description><category></category></item><item><title><![CDATA[Verliog HDL硬件描述语言学习笔记]]></title><link>https://blog.youkuaiyun.com/qq_45358336/article/details/107266084</link><guid>https://blog.youkuaiyun.com/qq_45358336/article/details/107266084</guid><author>qq_45358336</author><pubDate>Fri, 10 Jul 2020 22:29:12 +0800</pubDate><description><![CDATA[第一次写，这算自己的处女作，多少还是有点紧张。
写这篇文章主要有两个目的：一是想记录一下自己对于Verliog的学习进程；二是想分享一下自己的一些学习心得。 如果有什么地方写的不足的地方或者什么不对的地方还请大家多多指教。一下所有内容仅仅属于个人见解，欢迎交流。
一、电路设计方法概述
数字集成电路设计流程：
sequenceDiagram
[参考文档](https://mermaidjs.github.io/#/sequenceDiagram)

```mermaid
sequenceDiagram
张三 ]]></description><category></category></item></channel></rss>