- 博客(4)
- 收藏
- 关注
RSS订阅原创 示波器原理以及设计难点，国产示波器是什么水平，如何自制示波器
示波器作为三大通用仪器之一，重要性不言而喻。本文我们将一起探讨示波器的原理，以及目前技术制造一台示波器的主要难点。
2025-01-17 10:22:03
416
原创 FPGA实现任意倍率的位宽转换（Verilog HDL）
目前位宽转换功能无论写法，或多或少都有对应的缺点，这可能也是Xilinx没有提供相应IP的原因之一，所以设计过程中应该尽量减少任意倍率的位宽转换的情况，尽量使用官方提供的IP来实现。
2025-01-15 17:13:12
466
原创 关于Verilog中generate的一个细节(generate中的模块出现输入未连接，1‘bz)
如果使用了generate，信号定义位于模块之后，仿真不会报错，定义于模块之后的信号直接为未连接，综合后则与仿真情况一致，会直接被置0(高阻会被FPGA复位成没有连接的0)。如果generate中例化的模块相关联的信号的定义于模块之后，则generate中的模块不会连接这些信号，而且仿真中不会报错。不使用generate的情况下将信号的定义放置在模块之后，仿真是会直接报错的，综合则不会影响任何功能。最终建议：无论是否使用generate，都应该把信号的定义放在模块的最开始的位置。
2025-01-10 10:55:37
215
原创 本贾尼·斯特劳斯特卢普（Bjarne Stroustrup）的主页
最近在看《C++ primer plus》，里面有讲到Bjarne Stroustrup的主页，但是可能是因为年代过于久远（15年买的书），链接已经挂了（http://www.research.att.com/-bs/）。还是想要了解相关的趣味知识，于是在网上查找了很久才找到新的主页，即https://www.stroustrup.com/
2023-01-16 21:58:53
859
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人